케이던스, 삼성 파운드리와 2나노 공정 협력
케이던스디자인시스템즈는 삼성전자 파운드리와 최첨단 2나노 공정 게이트올어라운드(GAA) 노드를 비롯해 AI, 3D-IC 반도체 설계 가속화를 위한 기술 개발을 협력한다고 밝혔다. 케이던스는 삼성전자와 지속적인 협력으로 AI, 자동차, 항공우주, 고성능컴퓨팅(HPC), 모바일 등 업계에서 반도체 발전을 지원하고 있다. 케이던스는 삼성 파운드리와 협력을 통해 케이던스는 셀레브러스 인텔리전트 칩 익스플로러(Cerebrus Intelligent Chip Explorer)와 AI 설계 기술 공동 최적화(DTCO)를 수행했다. 그 결과 2나노 공정(SF2) GAA 플랫폼의 누설 전력을 10% 감소시켰다. 양사는 Cadence.AI툴을 SF2 설계에 사용하는 등 테스트 칩 개발에 적극적으로 참여하고 있다. 또 케이던스는 삼성의 SF2 BSPDN에 대한 구현 플로우 인증을 취득하며 첨단 설계 개발을 가속화했다. 케이던스 RTL부터 GDS까지의 플로우를 강화해 BSPDN에서 라우팅, 나노 TSV 삽입, 배치 및 최적화, 타이밍 및 IR 분석, DRC와 같은 BSPDN에서의 구현 요건들을 지원할 수 있다. 케이던스 BSPDN용 구현 플로우는 삼성 SF2 테스트 칩 검증을 성공적으로 마치며 사용 준비를 마쳤다. 삼성 파운드리의 MDO를 위한 솔루션을 지원한다. 케이던스의 인터그리티(Integrity) 3D-IC 플랫폼은 삼성의 모든 MDI(Multi-Die Integration)를 지원하며, 해당 플랫폼의 초기 분석과 패키지 인식 기능은 삼성의 3DCODE 2.0과 호환된다. 양사는 케이던스 Celsius Studio를 이용한 열과 뒤틀림 분석과 케이던스 Pegasus Verification system을 이용한 시스템 레벨 LVS와 같이 기술 차별화를 지원하며 멀티 다이 협력의 범위를 확장했다. Virtuoso studio의 첨단 플랫폼 내 회로 최적화는 삼성이 14나노에서 8나노로 100MHz 발진기 설계를 이전할 때 총 처리 시간을 10배 개선할 수 있도록 돕는다. 또한 핀펫(FinFET)에서 GAA 아날로그 설계 이전 레퍼런스 플로우는 성공적인 실험결과를 보인다. 케이던스와 삼성은 48GHz 전력 증폭기 설계를 성공적으로 테이프 아웃했다. 이는 빠른 모델링과 레이아웃 자동화와 수동 소자를 제작하기 위해 EMX 디자이너를 활용해 시스템 레퍼런스 플로우가 실리콘 검증에 성공했다는 것을 의미한다. 그 밖에 케이던스 페가수스 베리피케이션 시스템은 삼성 파운드리의 4나노 및 3나노 공정 기술에 대한 인증을 취득했다. 케이던스 IP 포트폴리오는 포괄적인 솔루션을 제공한다. 대표적으로 삼성 SF5A에 구축된 케이던스의 최신 IP는 112G-ULR SerDes, PCIe 6.0/5.0, UCIe, DDR5-8400, DDR5/4-6400 메모리, USB 2.0 PHY 등이다. 톰 베클리(Tom Beckley) 케이던스 Custom IC & PCB 그룹 수석 부사장 겸 총괄은 "AI와 현대의 가속화된 컴퓨팅의 하이퍼 컨버전스는 강력한 실리콘 인프라를 필요로 한다"라며 "이러한 새로운 AI 기반의 인증된 설계 플로우 및 표준화된 솔루션을 통해 양사 고객들은 확신을 가지고 삼성의 첨단 노드에 대한 설계뿐만 아니라 각자의 설계 및 출시 시기 목표도 달성할 수 있을 것"이라고 설명했다. 삼성전자 파운드리사업부 디자인 테크놀로지팀 김형옥 상무는 "양사는 고객들이 삼성의 최신 공정과 기술 혁신을 활용해 최첨단 AI, HPC, 모바일 SoC 설계의 한계를 극복할 수 있도록 지원하고 있다"고 말했다.
