• ZDNet USA
  • ZDNet China
  • ZDNet Japan
  • English
  • 지디넷 웨비나
뉴스
  • 최신뉴스
  • 방송/통신
  • 컴퓨팅
  • 홈&모바일
  • 인터넷
  • 반도체/디스플레이
  • 카테크
  • 헬스케어
  • 게임
  • 중기&스타트업
  • 유통
  • 금융
  • 과학
  • 디지털경제
  • 취업/HR/교육
  • 생활/문화
  • 인사•부음
  • 글로벌뉴스
AI페스타
배터리
양자컴퓨팅
IT'sight
칼럼•연재
포토•영상

ZDNet 검색 페이지

'tsmc'통합검색 결과 입니다. (271건)

  • 태그
    • 제목
    • 제목 + 내용
    • 작성자
    • 태그
  • 기간
    • 3개월
    • 1년
    • 1년 이전

에이직랜드, 최선단 공정 개발 허브 '대만 R&D센터' 첫 돌

주문형 반도체(ASIC) 디자인 솔루션 대표기업 에이직랜드는 대만 신주(新竹)에 설립한 R&D센터가 개소 1주년을 맞이했다고 8일 밝혔다. 에이직랜드는 지난 1년간 대만 R&D센터를 통해 ▲최선단공정 설계 환경 구축 ▲TSMC 칩렛 프로젝트 수행 ▲CoWoS 전담 조직 구성 ▲20년차 이상의 엔지니어 확보 등 '글로벌 반도체 허브' 로 성장하고 있다. 에이직랜드의 대만 R&D센터는 반도체 산업의 심장부인 대만 신주에 위치해 있다. 이곳엔 TSMC 본사와 공장을 비롯해 IP·패키징·테스트 업체들이 모여 있어 반도체 연구개발의 최적지로 꼽힌다. 바로 이곳에서 에이직랜드는 글로벌 반도체 트렌드와 기술 동향을 보다 빠르게 파악하고, 다양한 비즈니스 기회를 창출하며 산업 내 입지를 확대하고 있다. 또한 TSMC와의 협력 프로젝트(CoWoS-R & 칩렛 기반)를 통해 기술적 도약을 앞당길 것으로 내다보고 있다. 국내에서는 3나노·5나노 공정을 수행하는 팹리스가 드문 만큼, 대만 현지에서의 노하우 축적은 중요한 자산으로 작용할 것으로 예상된다. 대만 R&D센터 앤디(Andy) 센터장은 “센터는 2·3·5나노 공정과 2.5D·3D 패키징 기술 연구에 집중하고 있으며, 올해는 2026년 프로젝트에 활용 가능한 3나노 디자인 플로우와 CoWoS 칩렛 설계 역량 내재화를 목표로 하고 있다”고 밝혔다. 한편 한국 본사는 TSMC VCA(Value Chain Alliance) 자격을 기반으로 소통과 테이프아웃을 총괄하고, 대만 R&D센터는 선단공정·첨단 패키징 트레이닝을 주도하고 있다. 양 측은 Virtual TF를 운영해 실시간 기술 교류와 공동 프로젝트를 추진함으로써 시너지를 극대화하고 있다. 이석용 글로벌전략본부장은 “대만은 반도체 산업의 핵심 거점이자, 선진기술의 보고”라며 “대만 R&D센터는 이곳의 지리적 이점을 취하는 동시에 글로벌 변화에 민첩하게 대응하는 전초기지다. 앞으로도 한국 본사와의 시너지를 기반으로 미국·유럽·중동 등 대형 고객 시장까지 사업을 확대할 것”이라고 밝혔다.

2025.09.08 09:21장경윤

인텔 "美정부 지분매입 대금, 연말 만기 채무 상환에 사용"

인텔이 지난 달 말 미국 정부의 지분 투자로 얻은 57억 달러(약 7조 9천400억원) 중 약 66% 가량인 38억 달러(약 5조 2천972억원)를 올 연말 만기가 돌아오는 채무 상환에 쓸 예정이다. 인텔과 미국 상무부는 지난 8월 말 지분의 10%를 넘기는 대가로 89억 달러(약 12조 3천247억원)를 투자받는 계약을 체결했다. 이어 미국 상무부는 반도체과학법 미지급 보조금 57억 달러(약 7조 9천400억원)를 지급했다. 4일(현지시간) 데이비드 진스너 인텔 최고재무책임자(CFO)는 미국 씨티그룹이 개최한 컨퍼런스에서 "미 상무부 보조금은 이미 집행된 22억 달러(약 3조 668억원) 이외에 57억 달러 가량이 남아 있었지만 이를 제대로 받을 수 있을 지 불확실한 상황이었다"고 설명했다 이어 "이미 집행된 22억 달러에는 조건을 만족하지 못할 경우 환수 조항이 있었고 시큐어 인클레이브 프로그램으로 확보한 30억 달러(약 4조 1천820억원) 역시 불확실한 상황이었다. 미국 정부의 지분 투자는 이런 불확실성을 해소했다"고 덧붙였다. 인텔은 미국 정부가 지급한 57억 달러 중 38억 달러(약 5조 2천972억원)를 올해 말 만기가 돌아오는 부채 상환에 활용할 예정이다. 그는 파운드리 사업 분사 가능성에 대한 질문에 "현재는 투자를 받을 만한 상황이 아니기 때문에 빠른 시일 안에는 일어나지 않을 것이지만 언젠가는 일어날 수 있다"고 설명했다. 인텔은 파운드리 사업을 분사하거나 매각할 경우를 대비해 미국 정부와 일종의 파생상품인 '워런트'(warrant)도 체결했다. 앞으로 5년 안에 인텔 파운드리 지분이 51% 미만으로 내려가면 미국 정부는 인텔 전체 보통주 중 5%를 주당 20달러에 추가 매수할 수 있다. 데이비드 진스너 CFO는 "이런 워런트 조항 때문에 인텔이 매각할 수 있는 파운드리 지분은 전체의 49% 미만이 될 것"이라고 밝혔다. 인텔은 지난 2분기 실적 발표에서 추가 고객사를 확보하지 못할 경우 인텔 14A 공정 개발을 연기하거나 중단할 수 있다고 밝힌 바 있다. 데이비드 진스너 CFO는 "이런 말이 실제로 일어날 가능성은 낮다. 다만 인텔 18A까지 활용하지 않았던 고개구율 극자외선(EUV)을 식각 공정에 활용하는데 웨이퍼 생산 비용이 상승할 것"이라고 설명했다. 인텔은 전임 CEO인 팻 겔싱어가 '종합반도체기업(IDM) 2.0'을 내세운 이후 제품 생산에 내부 파운드리와 외부 파운드리를 모두 활용하고 있다. 지난 해 하반기부터 올 상반기까지 출시된 코어 울트라 시리즈2 프로세서는 모두 대만 TSMC를 활용했다. 데이비드 진스너 CFO는 "모두가 알다시피 TSMC는 인텔의 좋은 협력사이며 앞으로도 계속해서 TSMC를 활용할 것이다. 현재 전체 제품의 30%가 TSMC를 활용하지만 이 비중은 앞으로 내려가게 될 것"이라고 밝혔다.

2025.09.05 08:49권봉석

'파죽지세' TSMC, 파운드리 시장점유율 70% 돌파…삼성과 격차 확대

올 2분기 파운드리 업계 전반의 가동률이 상승한 것으로 나타났다. 특히 업계 1위 TSMC는 매출 성장세로 사상 최대 시장 점유율을 기록하게 됐다. 삼성전자 역시 해당 분기 매출이 증가했으나, TSMC와의 격차를 좁히는 데에는 실패했다. 1일 시장조사업체 트렌드포스에 따르면 올 2분기 세계 파운드리 매출액은 전분기 대비 14.6% 증가한 417억 달러로 사상 최고치를 기록했다. 해당 분기 업계 1위 TSMC의 매출은 302억4천만 달러로 전분기 대비 18.5% 증가했다. 시장 점유율은 70.2%로 사상 최대치를 기록했다. 전분기(67.6%) 대비 2.6%p 증가했다. 주요 스마트폰 고객사의 제품 양산 주기에 들어섰고, 및 AI용 GPU·노트북·PC 출하량이 증가한 덕분이다. 삼성전자 파운드리 사업부는 전분기 대비 9.2% 증가한 31억6천만 달러의 매출을 기록했다. 스마트폰 수요 및 닌텐도 스위치 2용 반도체 양산에 따른 효과다. 다만 2분기 시장 점유율은 7.3%로 전분기(7.7%) 대비 0.4%p 감소했다. 이로써 TSMC와의 격차는 1분기 59.9%p에서 2분기 62.9%p로 확대됐다. TSMC의 매출 성장세가 도드라지면서 삼성전자를 비롯한 후발 업체들의 시장 점유율이 전반적으로 줄어들었기 때문이다. 실제로 업계 3위 중국 SMIC의 시장 점유율은 1분기 6.0%에서 2분기 5.1%로, 4위 UMC도 4.7%에서 4.4%로 소폭 감소했다. 3분기에도 전 세계 파운드리 업계는 전반적인 가동률 상승세를 이어갈 것으로 전망된다. IT 신제품이 출시되는 시기에 맞춰 최첨단 공정과 성숙 공정 모두 수요가 증가하는 추세기 때문이다. 트렌드포스는 "2분기 상위 10대 파운드리 업체의 가동률 및 웨이퍼 출하량이 모두 크게 개선됐다"며 "3분기에도 가동률 상승에 따른 매출 성장세가 지속될 것이나, 성장률은 다소 완만해질 것"이라고 밝혔다.

2025.09.01 17:10장경윤

삼성전자, 지난해 R&D 투자 증가율 71% '1위'

지난해 주요 반도체 기업들이 적극적인 연구개발(R&D) 투자를 집행한 것으로 나타났다. 특히 삼성전자의 투자 규모가 급격히 늘어나, 향후 실적에 긍정적인 영향을 미칠 것으로 기대된다. 1일 반도체 전문분석기관 테크인사이츠에 따르면 지난해 R&D 투자 상위 20개 반도체 기업의 총 투자액은 986억8천만 달러(한화 약 128조원)로 전년 대비 17% 증가했다. 이는 전체 반도체 산업 R&D 지출의 약 96%를 차지한다. 상위 20개 기업의 매출 대비 R&D 지출은 평균 15.8%로 나타났다. 20개 기업 중 15개는 R&D 지출을 늘렸고, 5개 기업은 줄였다. 1위는 인텔로, 165억 5천만 달러의 R&D 투자를 기록했으나 증가율은 전년 대비 3.1% 늘어나는데 그쳤다. 2위인 엔비디아는 125억 달러, 증가율 47%를 기록했다. 3위인 삼성전자는 가장 큰 상승폭을 기록했다. 지난 2023년 R&D 투자액 7위(55억 달러)였던 삼성전자는 지난해 전년 대비 71.3% 증가한 95억 달러를 R&D에 투자함으로써 순위를 3위로 끌어올렸다. 삼성전자의 R&D 지출 상승은 향후 실적에도 긍정적인 영향을 끼칠 것으로 예상된다. SK하이닉스는 R&D 투자액은 지난해 10위를 유지했으나, 투자 증가율은 32.7%를 기록했다. 매출 대비 R&D 투자 비율은 6.9%로 상위 20개 기업 중 가장 낮았다. 지난해 상위 10개 R&D 지출 기업 가운데 6개는 미국, 2개는 대만, 2개는 한국에 본사를 두고 있다. 상위10개 중 5개 기업은 팹리스 반도체 기업이며, 퀄컴, 엔비디아, AMD, 브로드컴, 미디어텍이다. 4개는 IDM(인텔, 삼성전자, 마이크론, NXP)이다. R&D 투자 상위 11~20위 기업 중 IDM은 9개, 팹리스는 1개다. 7위를 차지한 TSMC는 10억 달러 이상 R&D를 투자한 기업 중 유일한 순수 파운드리이다. TSMC는 2010년에 처음으로 R&D 상위 10위 기업에 진입(10위)했다. 2010년 9억4천300만 달러였던 R&D 지출은 13년만인 2023년 63억6천만 달러로 574% 증가했다. 연평균 성장률(CAGR)은 14.6%에 이른다. TSMC는 1999년 이후 R&D 투자를 지속적으로 늘려오고 있다.

2025.09.01 10:41장경윤

TSMC, 美 첨단 패키징 선점 속도…삼성전자는 투자 부담 '신중'

미국 정부가 자국 내 반도체 공급망 강화 전략에 열을 올리고 있는 가운데 대만 주요 파운드리 TSMC는 현지 최첨단 파운드리 및 패키징 팹 구축에 적극 나서고 있다. 반면 삼성전자 역시 첨단 파운드리 팹을 건설 중이나, 패키징 투자에는 부담을 느끼는 것으로 알려져 향후 두 회사의 행보에 관심이 쏠린다. 29일 업계에 따르면 TSMC는 미국 내 최첨단 패키징 생산능력 확보를 위한 설비투자에 적극적으로 나서고 있다. TSMC, 美 첨단 패키징 팹 2곳 신설…글로벌 빅테크 대응 준비 앞서 TSMC는 지난 3월 미국 내 첨단 반도체 설비투자에 1천억 달러(한화 약 138조원)의 신규 투자 프로젝트를 발표한 바 있다. 구체적으로 신규 파운드리 팹 3곳, 첨단 패키징 팹 2곳, 대규모 R&D(연구개발) 팹 등이 건설될 계획이다. 이 중 TSMC의 첨단 패키징 팹 2곳은 모두 애리조나주에 부지를 조성할 것으로 알려졌다. 명칭은 AP1·AP2로, 내년 하반기부터 착공에 돌입해 오는 2028년 양산이 시작될 전망이다. 대만 현지 언론에 따르면 AP1은 SoIC(system-on-Integrated-Chips)를 주력으로 양산한다. SoIC는 각 칩을 수직으로 적층하는 3D 패키징의 일종으로, 기존 칩 연결에 필요한 작은 돌기인 범프(Bump)를 쓰지 않는다. 덕분에 칩 간 간격을 줄여, 데이터 송수신 속도 및 전력효율성이 대폭 개선된다. AP2는 CoPoS(Chip-on-Panel-on-Substrate) 기술을 주력으로 담당할 예정이다. CoPoS는 칩과 기판 사이에 얇은 막을 삽입하는 2.5D 패키징을 바탕으로 한다. 기존 2.5D 패키징은 원형 모양의 웨이퍼에서 진행됐으나, CoPoS는 이를 직사각형 패널 상에서 수행한다. 패널의 면적이 웨이퍼 보다 넓고, 인터포저를 더 효율적으로 배치할 수 있어 생산성 향상 및 대면적 칩 제조에 유리하다. 이처럼 TSMC가 미국 내 최첨단 반도체 패키징 생산능력을 확보하려는 배경에는 공급망 문제가 영향을 미치고 있다는 평가다. 최근 미국 정부는 자국 내 반도체 산업 강화를 위해 보조금 지급, 관세 압박 등 다양한 전략을 펼치고 있다. 이에 글로벌 빅테크 기업들은 자사 칩의 양산 및 패키징을 미국 내에서 진행하는 구조를 선호하고 있다. 삼성전자, 2나노 양산에 역량 집중…첨단 패키징 투자에 부담 삼성전자 파운드리 역시 대형 고객사 확보를 위해서는 미국 내 최첨단 패키징 생산능력을 미리 갖춰야 할 것으로 관측된다. 다만 삼성전자는 이러한 투자에 부담을 느끼고 있는 것으로 알려졌다. 확실한 수요가 담보되지 않은 상황에서 선제적으로 투자를 확대하기 어렵고, 최첨단 파운드리 공정 개발 및 미국 내 신규 팹 구축에 이미 상당한 자원을 투자하고 있어서다. 현재 삼성전자는 총 370억 달러를 들여 미국 텍사스주에 2나노미터(nm) 등 최첨단 파운드리 팹을 구축하고 있다. 해당 팹은 올 연말부터 양산라인을 구축할 계획으로, 추후 지난달 약 22조원의 반도체 위탁생산 계약을 맺은 테슬라의 첨단 반도체 'AI6'를 양산하는 것이 목표다. AI6는 플립칩 본딩(칩 패드 위에 범프를 형성해 칩과 기판을 연결하는 기술) 등 기존 레거시 패키징 기술이 쓰인다. 다수의 AI6 칩을 대형 모듈로 제조하는 데에는 최첨단 패키징이 필요하지만, 현재 해당 영역은 인텔의 수주가 유력하다. 때문에 삼성전자 입장에서는 당장 미국에 최첨단 패키징 생산능력을 확보할 요인이 부족한 상황이다. 반도체 업계 관계자는 "삼성전자가 테슬라 2나노 칩을 성공적으로 양산하는 데만 해도 많은 과제를 떠안고 있고, 실패 시 되돌아올 리스크가 매우 크다"며 "이러한 상황에서 최첨단 패키징 분야까지 막대한 자원을 투자하기에는 여러 측면에서 무리가 있을 것"이라고 설명했다.

2025.08.29 14:08장경윤

대만 검찰, TSMC 2나노 기술 유출한 3명 기소

대만 검찰이 세계 최대 반도체 파운드리 기업 TSMC의 2nm(나노미터, 10억분의 1m) 공정 기술을 유출한 혐의로 전·현직 직원 등 3명을 기소했다고 닛케이아시아를 비롯한 외신들이 28일 보도했다. 이번에 기소된 3명 중 두 명은 TSMC 직원이며, 한 명은 일본 반도체 장비 제조사 도쿄일렉트론(TEL)으로 이직한 전직원이다. 보도에 따르면 공범 중 한 명은 TEL로 이직한 뒤 TSMC의 전 동료들로부터 핵심 기술 정보를 빼간 혐의를 받고 있다. 대만 검찰은 이들에게 각각 징역 14년, 9년, 7년을 구형했다. TSMC는 지난 7월 내부 모니터링 과정에서 이상 징후를 발견하고 즉각 수사당국에 신고했으며, 관련자들을 즉각 해고했다. 검찰은 이를 대만 국가안보법 위반 혐의로 다루며, 이번 사건은 해당 법령이 핵심 기술 유출에 대해 처음 적용된 사례로 주목받고 있다. 도쿄일렉트론은 “조직 차원의 개입은 확인되지 않았다”고 밝혔다. 반면 TSMC 측은 “무관용 원칙에 따라 기술 유출을 엄중히 처벌하겠다”는 입장을 고수하며, 기술 보호를 위한 내부 관리 체계 강화와 정부 기관 협력을 이어가겠다고 강조했다.

2025.08.28 16:52전화평

퀄컴칩 비싸다?...삼성 옥죄는 모바일 AP 비용 부담의 진짜 이유

삼성전자 스마트폰 사업이 비용 부담에 시달리고 있다. 핵심 부품인 모바일 애플리케이션 프로세서(AP)의 가파른 가격 상승세 때문이다. 자체 칩인 '엑시노스'의 탑재 비중을 확대하면 매입 원가를 낮출 수 있지만, 제품 성능 및 시장성을 고려하면 당장 퀄컴 칩을 대체하기 힘든 상황이다. 대신 업계는 '첨단 파운드리 공급망' 변화에 주목한다. 현재 최첨단 AP 양산은 대만 파운드리 TSMC가 사실상 독식하는 구조로, TSMC는 매우 높은 이익을 거두고 있다. 향후 삼성 파운드리가 기술 경쟁력을 충분히 확보하는 경우, 경쟁 체제 전환으로 AP 제조비용을 구조적으로 낮출 수 있다는 분석이 나온다. 22일 업계에 따르면 주요 모바일 AP 제조업체들은 최첨단 파운드리 공정 사용에 따른 비용 압박에 직면해 있다. 모바일 AP 가격 상승세…스마트폰 업계 원가 부담으로 모바일 AP는 스마트폰 등 IT 기기의 두뇌 역할을 하는 핵심 반도체다. CPU·GPU 등 다양한 시스템반도체를 단일 칩에 집적한 구조로 만들어진다. 성능에 매우 민감한 제품이기 때문에, 글로벌 빅테크를 중심으로 매년 최첨단 파운드리 공정을 채택한 신규 AP가 개발되고 있다. 그만큼 AP 단가도 꾸준히 상승하는 추세다. 삼성전자 정기보고서에 따르면, 이 회사의 올 상반기 모바일 AP 평균 매입 가격은 전년 연평균 대비 약 12% 상승했다. 일차적인 원인은 삼성전자의 모바일 AP 채택 전략에 있다. 일례로 삼성전자가 올해 1분기 출시한 플래그십 스마트폰 '갤럭시S25' 시리즈는 미국 팹리스 퀄컴이 설계한 '스냅드래곤 8 엘리트' AP를 전량 탑재했다. 삼성전자는 내부 시스템LSI 및 파운드리 사업부를 통해 '엑시노스' AP를 자체 설계 및 양산하고는 있으나, 성능·안정성 등을 이유로 퀄컴 칩을 채택한 것으로 알려졌다. 때문에 삼성전자가 퀄컴 칩 대신 엑시노스의 비중을 높여야 AP 매입 원가에 대한 압박을 완화할 수 있다는 의견도 제기된다. TSMC가 '진짜 수혜자'…독점 구도로 고마진 챙겨 업계는 첨단 파운드리 시장의 구조적 요인이 AP 매입 비용 상승에 더 큰 영향을 미치고 있다고 보고 있다. 겉으로는 삼성전자가 퀄컴의 최신형 칩 구매에 더 많은 돈을 투자하고는 있지만, 퀄컴 역시 위탁생산을 하는 TSMC의 첨단 공정에 의존하면서 수익성을 대폭 끌어올리지 못하고 있기 때문이다. 일례로 퀄컴 스냅드래곤 8 엘리트는 TSMC의 2세대 3나노(N3E) 공정을 활용한다. 해당 공정의 가격은 웨이퍼 당 1만8천500달러로 알려져 있다. 이전 공정인 4·5나노(1만5천달러) 대비 23%가량 비싸다. 나아가 TSMC는 최근 3나노 등 주력 공정의 가격을 최대 8%까지 인상할 계획인 것으로 알려졌다. 재주는 곰이 부리지만 실제 돈을 버는 쪽은 TSMC 격인 셈이다. 류영호 NH투자증권 연구원은 최근 보고서를 통해 "현재 TSMC의 대체 기업이 없는 만큼 가격인상에 반대할 고객사는 없을 것으로 예상한다"며 "올해 말 신제품을 출시하는 퀄컴도 이에 따른 가격 인상을 반영할 예정이기 때문에 스마트폰 제조업체에는 부정적"이라고 평가했다. 실제로 TSMC는 첨단 파운드리 시장 내 독점적인 구조로 업계 최상위권의 수익성을 유지하고 있다. TSMC의 올 2분기 매출은 9천337억9천만 대만달러, 영업이익은 4천634억2천300만 대만달러로 집계됐다. 영업이익률은 무려 49.6%에 달한다. 비슷한 시기 퀄컴의 모바일 AP 사업이 포함된 QCT 분야 영업이익률은 30% 수준이다. 이러한 독점 구조에 따른 AP 가격 상승 추세는 공정 고도화가 진행될수록 심화될 전망이다. 퀄컴이 올해 말 출시하는 '스냅드래곤 8 엘리트 2'는 TSMC의 3세대 나노 공정인 N3P를 주력으로 채용한다. 구체적인 정보는 아직 드러나지 않았으나 N3E 대비 높은 가격 책정이 불가피하다. 또한 TSMC의 2나노 공정 채택 시에는 가격이 웨이퍼 당 3만 달러에 달할 것으로 예상된다. 삼성전자 파운드리 공정 가격은 TSMC보다 저렴하지만, 공정 제조비용을 고려하면 단가 상승률은 TSMC와 비슷할 가능성이 높다. 반도체 업계 관계자는 "파운드리 공정이 개선될수록 비용이 최소 10~15% 가량 상승하는 반면, 스마트폰 판매가격은 인상폭이 제한적이기 때문에 현재 AP 설계 업체들은 모두 딜레마에 빠져있는 상황"이라며 "매년 첨단 공정을 써야 하는 당위성이 점차 사라지고 있어, 이러한 사업 구조가 언제까지 지속될 수 있을지에 대한 의문을 품어야 하는 시기"라고 토로했다. TSMC 독점 구조 깨고 '이원화'가 해법…삼성 파운드리 약진에 기대 걸어야 지속적인 스마트폰 AP 단가상승은 고(高)마진 전략을 취하는 TSMC의 최첨단 파운드리 공정의 독점 구도가 깨져야만 완화될 것으로 관측된다. 결과적으로 삼성 파운드리의 기술력 및 시장성 향상이 가장 중요한 변수로 작용할 전망이다. 기초 구조는 이미 마련됐다. 삼성전자는 지난달 테슬라와 22조7천600억원 규모의 반도체 위탁생산 계약을 체결했다. 테슬라의 차세대 자율주행, 로봇, 데이터센터 등에 활용될 수 있는 'AI6' 칩을 2나노 공정으로 양산하는 것이 주 골자다. 애플도 최근 삼성전자 텍사스 오스틴 파운드리 팹에서 차세대 이미지센서를 양산하기로 했다. 삼성 파운드리가 이들 글로벌 빅테크의 칩을 성공적으로 양산하는 경우, 다른 고객사들을 추가로 확보하기가 수월해진다. 고객사 입장에서도 TMSC와 삼성 파운드리 간의 저울질을 통해 단가를 낮출 수 있다는 이점을 누리게 된다. 실제로 퀄컴은 스냅드래곤 8 엘리트 2 칩을 TSMC 3나노 공정, 삼성전자 2나노 공정에서 모두 개발하고 있다. 삼성전자가 실제 양산할 물량은 적은 수준으로 평가되지만, 최첨단 모바일 AP 공급망 구조에 변화를 촉발 시킬 수 있다는 점에서는 의의가 있다. 반도체 업계 관계자는 "파운드리 간의 경쟁 체제는 최근 급격하게 증가하고 있는 AP 제조비용을 근본적으로 저감할 수 있는 좋은 기회"라며 "AP 비용 상승 억제는 스마트폰 등 IT 기기의 가격에도 영향을 미쳐, 소비자들의 부담을 덜 수 있는 결과로도 작용하게 될 것"이라고 말했다.

2025.08.22 08:58장경윤

美 "보조금 줄게, 지분 내놔"...삼성·SK까지 확대되나

도널드 트럼프 2기 행정부가 반도체과학법(CHIPS Act) 보조금을 지분 투자로 전환하는 정책을 공식화했다. 반대 급부 없는 보조금 지원을 추진했던 조 바이든 행정부와 달리 투자에 대한 이득을 챙기겠다는 의도로 해석된다. 미국 백악관이 19일(이하 현지시각) 보조금을 활용한 인텔 지분 10% 투자를 공식 확인한 데 이어, 같은 날 하워드 러트닉 미국 상무부 장관도 "도널드 트럼프 대통령이 반도체지원법 보조금을 받은 다른 기업에도 비슷한 거래를 시도할 수 있다"고 밝혔다. 따라서 TSMC, 삼성전자, SK하이닉스 등 반도체과학법 지원을 받은 글로벌 주요 반도체 기업에게도 유사한 정책이 적용될 가능성이 크다. 보조금 지급 속도가 빨라질 가능성이 있는 반면 미국 정부가 의결권이나 경영권 등에 간섭할 수 있다는 우려는 여전히 남는다. 특정 기업의 주식이나 지분을 직접 가질 수 없는 미국 정부가 지분을 어떻게 관리할 지도 문제다. 백악관 "인텔 지분 확보, 납세자에게도 이익" 지난 18일 블룸버그통신은 핵심 관계자를 인용해 "미국 정부가 전임 조 바이든 행정부가 확정한 반도체과학법 보조금 중 일부, 혹은 전부를 인텔 투자에 활용해 최대 10% 지분을 확보할 수 있다"고 밝혔다.(관련기사 참조) 19일(미국 현지시간) 진행된 미국 백악관 정례 브리핑에서는 "미국 정부가 보조금 대가로 인텔 지분을 얻는 문제에 대한 대통령 입장은 무엇인가"라는 현지 언론 질문이 나왔다. 캐롤라인 래빗 백안관 대변인은 "10% 투자 관련 하워드 러트닉 상무부 장관이 세부사항을 조율 중이다. 이는 미국 납세자에게도 이익이 돌아가며 핵심 공급망을 미국으로 되돌리는 창의적인 아이디어"라고 답했다. 러트닉 상무장관 "인텔 외 다른 기업에도 지분 요구 가능성" 하워드 러트닉 상무부 장관도 같은날 미국 CNBC와 인터뷰에서 "바이든 행정부가 약속한 반도체과학법 보조금을 인텔에 지급할 것이고 그 대가로 지분을 받게 될 것"이라고 밝혔다. 그는 "미국 정부가 얻을 지분은 의결권이 없는 보통주이며 경영권도 부여하지 않을 것이다. 단지 트럼프 행정부와 미국 국민을 위해 바이든 행정부 때의 보조금을 지분으로 전환하는 것 뿐"이라고 설명했다. 이어 도널드 트럼프 대통령이 반도체과학법 보조금을 받은 다른 기업에도 비슷한 거래를 시도할 수 있다고 덧붙였다. 수혜 기업에 대규모 금액 일시 지급 가능 트럼프 행정부가 보조금 지급 대신 해당 기업 지분과 맞바꾸는 투자 형태로 전환하는 것은 수혜 기업들에게는 일정 부분 이득일 수 있다. 대규모 금액을 한 번에 받아 시설 투자 등 속도를 높일 수 있기 때문이다. 조 바이든 행정부가 반도체과학법을 통과시킨 것은 지난 2022년 7월이다. 그러나 실제로 보조금 지급이 시작된 것은 올 초부터다. 신제품 생산이나 반도체 생산시설 건설 상황을 확인하며 보조금을 순차 지급하겠다는 미국 상무부의 정책 기조가 이를 지연시켰다. 가장 큰 수혜업체로 꼽혔던 인텔도 지난 해 2월 200억 달러 규모의 오하이오 생산 시설 건립을 일시 중단한 바 있다. 전임 CEO인 팻 겔싱어 역시 "보조금 지급이 늦어지고 있다"며 여러 번 불만을 드러냈다. 의결권·경영 간섭 우려는 여전히 남아 반면 반도체과학법 수혜 기업은 보조금 규모에 따라서는 적지 않은 지분을 미국 정부에 맡겨야 한다는 부담이 따른다. 현재까지 미국 정부의 공식적인 입장은 '의결권 없는 일반주 확보'이며 경영에도 참여하지 않겠다는 것이다. 특히 반도체지원법 보조금은 삼성전자, SK하이닉스, TSMC 등 외국 기업까지 지급 대상에 포함됐다. 외국 기업 경영에 간섭한다는 우려를 피하려면 다른 기업에도 인텔과 동일한 정책이 적용될 가능성이 크다. 단 트럼프 행정부가 입장을 뒤집고 경영권 등을 요구할 수 있다는 불확실성은 여전히 남아 있다. 또한 이를 빌미로 기업의 장비 선택권이나 제조 우선 순위에 영향력을 행사할 수 있다는 우려가 나온다. 삼성전자는 미국 텍사스주 내 첨단 파운드리 팹 구축에 370억 달러를 투자할 계획이다. 이에 미 상무부는 47억5천만 달러의 보조금을 지급하기로 한 바 있다. SK하이닉스도 인디애나주에 38억7천만 달러를 들여 첨단 패키징 생산능력을 확충하기로 해, 미 상무부와 4억5천800만 달러의 보조금과 5억 달러의 대출금을 제공하는 계약을 체결했다. 美 정부, 기업 지분 직접 소유 불가능...관리 누가 하나 미국 정부가 보조금 대가로 얻은 여러 반도체 기업의 주식을 어떻게 관리할 지도 문제다. 이해충돌 방지, 시장 중립성 유지, 개입 최소화 등 원칙에 따라 미국 정부 부처가 특정 기업의 주식이나 지분을 직접 소유할 수 없기 때문이다. 단 연방직원퇴직제도(FERS) 등 정부 연·기금이 주요 기업 주식에 투자하는 것은 허용된다. 또 2008년 금융위기 당시 파산 위기에 몰렸던 은행과 보험사 주식을 미국 정부가 매입할 수 있도록 특별법이 제정되기도 했다. 이에 따라 기존 반도체지원법을 보완하거나, 관련 지분을 관리할 새로운 정부 산하 투자사 등 설립이 필요할 수 있다.

2025.08.20 11:07권봉석

"TSMC, 6인치 웨이퍼 생산 2년 내 전면 중단"…효율성 강화 포석

세계 최대 파운드리(반도체 위탁생산) TSMC가 향후 2년 내에 6인치 웨이퍼 생산을 단계적으로 중단하고, 8인치 웨이퍼 생산으로 재편한다. 로이터통신 등 외신은 TSMC가 6인치 팹의 기능을 8인치 팹으로 통합할 예정이라고 현지시간 12일 보도했다. 현재 TSMC는 대만 내 6인치 팹 1곳, 8인치 팹 4곳, 그리고 12인치 팹을 운영 중이다. 이는 생산 효율성을 높이는 전략적 결정이다. TSMC 측은 “시장 여건과 장기 전략에 부합하는 조치”라며 “고객과 긴밀히 협력해 원활한 전환을 추진할 것”이라고 설명했다. 그러면서 “해당 조치가 기존 실적 목표에는 영향을 미치지 않는다”고 덧붙였다. 6인치 웨이퍼 수요가 일부 아날로그·전력반도체 분야에 남아있지만, 첨단 공정 확대 흐름 속에서 투자 대비 효율성이 떨어진다는 점이 폐지 결정의 배경으로 분석된다. 한편 회사는 7월 기준 올해 글로벌 매출이 약 30% 성장할 것이라는 전망이라고 밝혔다. 초기 예상치(24~26%)를 웃도는 수치로, AI 수요 증가 및 고성능 컴퓨팅 수요 확대에 따른 것으로 풀이된다.

2025.08.13 10:57전화평

삼성전자, 초대형 반도체 패키징 시장 겨냥 'SoP' 상용화 추진

삼성전자가 최첨단 패키징 기술의 일종인 'SoP(시스템온패널)'를 개발하고 있는 것으로 파악됐다. SoP는 초대형 패널 위에 반도체를 집적하기 때문에, 기존 반도체 대비 상당히 큰 모듈을 제작할 수 있다는 장점이 있다. SoP 기술이 빠르게 고도화되는 경우, 삼성전자는 테슬라의 차세대 '도조(Dojo)' 패키징 공급망에 진입할 수 있을 것으로 기대된다. 현재 테슬라는 도조에 탑재될 'AI6' 칩을 삼성전자 파운드리에, 패키징을 인텔에 맡기는 방안을 추진 중이다. 12일 지디넷코리아 취재를 종합하면 삼성전자는 초대형 반도체 패키징 모듈을 위한 SoP의 상용화를 추진하고 있다. 패널 상에서 초대형 모듈 패키징…TSMC SoW 대항마 SoP는 기존 패키징 공정에서 쓰이던 기판(PCB)나 실리콘 인터포저(칩과 기판 사이에 삽입되는 얇은 막)를 사용하지 않고, 사각형 패널 위에서 여러 반도체를 직접 이어붙이는 기술이다. 각 칩의 연결은 칩 하단에 형성된 미세한 구리 재배선층(RDL)이 담당한다. 삼성전자는 기존 FOPLP 등 패널 레벨 패키징에서 쌓아온 기술력을 토대로, 현재 415 x 510mm 크기의 SoP를 연구 개발하고 있다. SoP에 대응하는 가장 대표적인 패키징 기술은 TSMC의 SoW(시스템온웨이퍼)다. 전반적인 구조는 SoP와 유사하나, 패널이 아닌 웨이퍼 상에서 패키징을 진행한다는 점이 다르다. 테슬라·세레브라스 등이 SoW 기술을 통해 슈퍼컴퓨팅용 반도체를 양산한 바 있다. 또한 TSMC는 지난 4월 SoW의 차세대 기술인 'SoW-X'를 공개한 바 있다. TSMC가 발표한 자료에 따르면, SoW-X는 최대 16개의 고성능 컴퓨팅 칩과 80개의 HBM4 모듈을 집적할 수 있다. 양산 목표 시점은 오는 2027년이다. 반면 삼성전자는 패널이 지닌 장점에 주목하고 있다. 첨단 반도체 제조에 주로 쓰이는 웨이퍼는 300mm로, 내부에 가장 큰 직사각형 모듈을 구현할 시 크기가 210 x 210mm 수준이다. 반면 415 x 510mm의 패널에서는 한쪽 면이 210mm을 넘어가는 모듈도 제작이 가능하다. 예컨데 240 x 240mm 급의 초대형 반도체 모듈은 SoW로 양산이 불가능하지만, SoP에서는 2개까지 제작이 가능하다. 다만 SoP를 상용화하기 위해서는 해결해야 할 과제들이 많다는 지적도 나온다. 패널 크기가 매우 큰 만큼, 한 번에 집적된 수 많은 칩들을 안정적으로 연결하거나 평탄화하는 데 어려움이 있기 때문이다. 또한 SoP와 같은 초대형 반도체 모듈 패키징은 반도체 업계에서 아직 수요가 적은 '니치 마켓'에 속한다. 고객사 확보를 통한 레퍼런스 확보가 어렵다는 뜻이다. 테슬라, 전용 칩 대신 '패키징'으로 도조 구현…삼성전자에 중장기 기회 그럼에도 삼성전자가 SoP를 개발하는 이유는 해당 기술의 성장 잠재력에 있다. AI 산업이 고도화로 요구되는 데이터 처리량이 기하급수적으로 늘어나면서, 일부 기업들은 고성능 AI 반도체를 수십 개까지 집적하는 초대형 반도체 모듈을 개발하고 있다. 대표적인 사례가 테슬라다. 앞서 삼성전자는 지난달 28일 테슬라와 22조7천600억원 규모의 반도체위탁생산 계약을 체결했다. 당시 일론 머스크 테슬라 최고경영자(CEO)는 "삼성전자가 미국 신규 파운드리 팹에서 AI6 칩 양산에 전념하게 될 것"이라고 밝혔다. AI6는 테슬라의 차세대 FSD(Full Self-Driving), 로봇 등에 활용될 수 있는 반도체다. 또한 테슬라의 독자적인 슈퍼컴퓨팅 도조 시스템에도 탑재된다. 당초 테슬라는 'D1' 등 도조용 칩을 자체 개발했으나, 최근 관련 프로젝트 팀을 해체하고 향후 출시될 AI6와 3세대 도조를 통합하기로 했다. 두 칩의 아키텍처를 통일해 개발 효율성을 높이기 위한 선택으로 풀이된다. 이와 관련해 일론 머스크 테슬라 최고경영자(CEO)는 X(구 트위터)에 "모든 경로가 AI6에 수렴한다는 것이 분명해진 후, 도조 2가 진화의 막다른 길에 도달했기 때문에 프로젝트 철회 및 몇 가지 어려운 인사 결정을 해야 했다"며 "도조 3는 단일 보드에 많은 수에 AI6 칩을 탑재한 형태로 계속 사용될 것"이라고 밝혔다. 결과적으로 테슬라는 최첨단 패키징을 통해 자율주행과 로봇, 데이터센터 등에 필요한 AI 반도체를 차별화할 계획이다. 이에 따라 주요 반도체 기업들의 초대형 반도체 모듈용 패키징 기술 수요가 증가할 것으로 기대된다. 실제로 테슬라는 도조 3에서 인텔의 임베디드 멀티-다이 인터커넥트 브릿지(EMIB) 기술을 활용하려는 것으로 파악됐다. EMIB는 기판 내부에 삽입된 소형 실리콘 브릿지로 칩과 칩을 연결하는 인텔의 자체 2.5D 패키징 기술이다. 이 같은 계약이 성사되는 경우, 테슬라의 주도로 삼성전자 파운드리와 인텔 OSAT(외주반도체패키징테스트)가 결합되는 전례없는 공급망이 구성될 전망이다. 삼성전자 역시 SoP 개발을 통해 차세대 도조용 패키징 공급망 진입을 추진하고 있는 것으로 알려졌다. 사안에 정통한 관계자는 "결정권을 쥔 테슬라가 당장은 인텔의 패키징을 선호하고는 있으나, 삼성전자도 SoP의 수율 개선을 위해 다양한 기술 변혁을 시도하고 있는 것으로 안다"며 "SoP 기술이 얼마나 빨리 고도화되느냐에 따라 도조용 패키징 공급망 진입의 판도가 달라지게 될 것"이라고 설명했다.

2025.08.12 14:31장경윤

에이직랜드, 프라임마스와 차세대 칩렛 SoC 개발...160억원 규모

에이직랜드가 프라임마스와 손잡고 차세대 칩렛(Chiplet) SoC(시스템 온 칩) 플랫폼 시장 선도에 나선다. 주문형 반도체(ASIC) 디자인 솔루션 대표기업 에이직랜드가 칩렛 기반 SoC 플랫폼을 개발하는 기업 프라임마스와2건, 총 160억 원 규모의 계약을 체결했다고 12일 밝혔다. 프라임마스는 개발 중인 차세대 칩렛 SoC 플랫폼 'Hublet®'에 포함되는 핵심 칩셋인 CXL(컴퓨트 익스프레스 링크) 컨트롤러 'Falcon-1'와 FPGA 칩렛 'Kameleon'의 디자인 서비스를 제공한다. 에이직랜드는 프라임마스가 개발하는 핵심 SoC에 대한 칩렛 기반 SoC 설계 역량을 강화하고, 고성능 연산이 요구되는 차세대 시스템 시장 전반에서 기술 경쟁력을 한층 끌어올릴 계획이다. 해당 프로젝트를 함께 진행하는 프라임마스는 'Hublet®' 플랫폼을 중심으로 CXL, ARM, eFPGA 기술을 접목한 차세대 칩렛 SoC를 개발 중인 미국 소재의 한국계 팹리스 기업이다. 최근에는 메모리 3사 및 하이퍼스케일러 등 주요 글로벌 고객사와의 협업을 통해 성장세를 이어가고 있다. 에이직랜드는 이번 프로젝트에서 백엔드 설계, 검증(DFT), Tape-out, 웨이퍼 처리에 대한 공정을 맡아 수행한다. 특히, 개발 대상인 프라임마스의 'Falcon-1'은 허브 역할을 하는 칩렛 기반 SoC로서 CXL 3.2 인터페이스를 통해 외부 메모리 및 가속기와 고속으로 연결된다. 다양한 입출력 포트와 보안 기능을 통합한 구조로, 서버·엣지 환경에서 메인 컨트롤러 역할을 수행할 예정이다. 또한, 함께 개발하는 프라임마스의 'Kameleon'은 칩 내부에 eFPGA(embedded FPGA)를 탑재한 가속기 SoC로, 머신러닝이나 암호화 알고리즘 등 연산 구조가 자주 바뀌는 환경에서도 하드웨어 재설계 없이 유연하게 대응할 수 있도록 설계된다. 두 칩은 모듈 간 고속 통신이 가능한 다이 투 다이 인터페이스 기반으로 연동되며, 칩렛 구조의 강점을 살린 통합형 SoC 플랫폼으로 구성된다. 이번 프로젝트에는 TSMC 12nm(나노미터, 10억분의 1m)급 3차원 트랜지스터 공정(FinFET)이 적용된다. 고성능 연산이 필요한 환경에서 회로 집적도와 전력 효율을 동시에 확보할 수 있어, 고성능·저전력 반도체에 대한 시장 수요를 충족할 것으로 기대된다. 에이직랜드는 이를 통해 데이터센터, 엣지 컴퓨팅, 로보틱스 등 고부가가치 산업에 최적화된 설계 솔루션을 제공할 계획이다. 한편, 이번에 적용되는 칩렛 아키텍처는 고성능 연산 기능을 기능별로 나눠 설계한 개별 칩들을 하나의 시스템처럼 연동하는 차세대 반도체 설계 방식이다. 기존 단일형 SoC 구조에 비해 설계 유연성과 확장성, 재사용성, 개발 속도 측면에서 강점을 가지며, 특히 서버·AI·데이터센터 분야에서 빠르게 채택이 확산되고 있다. 에이직랜드는 TSMC 및 Arm의 공식 파트너로, 선단공정 기반 ASIC 설계와 칩렛 구조 플랫폼 개발 역량을 바탕으로 고객 맞춤형 솔루션을 확대 중이다. 특히 자체 'CFaaS(Chiplet Foundry-as-a-Service)' 전략을 통해 칩 설계, 검증, IP 재사용 기반 서비스를 강화하고 있으며, 글로벌 협업 사례 확대를 통해 고성능 SoC 시장에서 실행력 있는 설계 파트너로서의 입지를 다지고 있다. 이종민 에이직랜드 대표는 “이번 프라임마스와의 계약은 글로벌 시장에서 급성장 중인 CXL 및 칩렛 기반 SoC 생태계에 본격 진입한다는 점에서 의미가 크다”면서 “차세대 반도체 설계 기술 확보를 넘어, 신규 고객 확대와 글로벌 협업 사례 축적에도 속도를 낼 것”이라고 강조했다.

2025.08.12 10:56전화평

TSMC, 2나노 기술 유출 의혹 직원 해고

전 세계 파운드리(반도체 위탁생산) 1위 대만 TSMC가 내부 모니터링을 통해 2nm(나노미터, 10억분의 1m)급 다음세대 공정 기술 영업비밀 유출 정황을 포착하고 관련 직원들을 즉시 해고했다. 10일 닛케이아시아 등 외신을 종합하면 수사기관인 타이완 고등검찰청 지적재산권부는 국가안보법을 적용, 해당 직원들을 체포하고 주거지 및 관련 장소에 대한 전격 압수수색을 단행했다. 이번 사건은 2022년 개정된 국가안보법이 경제 스파이 행위를 수사한 첫 사례로 꼽힌다. 특히, 일본의 반도체 장비업체 도쿄일렉트론도 이번 사건과 관련된 직원 1명을 대만 법인에서 해고한 것으로 전해졌다. 수사 과정에서 도쿄일렉트론의 대만 사무실도 압수수색을 받은 것으로 파악되고 있다. 또한 일부 유출자로 지목된 직원들이 일본 신생 파운드리 라피더스에 수백 장의 공정 통합 기술 사진을 전달한 정황도 포착됐다. 다만, 라피더스 측이 해당 행위를 사전에 지시했는지는 아직 확인되지 않았다. TSMC는 “영업비밀 보호에 대한 무관용 원칙을 적용하며, 향후 내부 감시관리 체계를 더욱 강화할 계획”이라고 강조했다.

2025.08.10 06:27전화평

[단독] 테슬라, 슈퍼컴 '도조' 공급망 삼성·인텔 낙점

테슬라가 자사 슈퍼컴퓨팅 시스템인 '도조(Dojo)'의 공급망에 삼성전자와 인텔을 낙점하고 대대적인 변화를 시도한다. 테슬라가 기존 TSMC에 공정 전체를 일임하던 구조에서 벗어나, 삼성전자·인텔 양사에 각각 특정 공정을 맡기는 이원화된 방안을 추진 중으로 파악돼 향후 공급망에 큰 변화도 예상된다. 도조용 칩 제조는 삼성전자 파운드리가, 모듈 제작을 위한 특수 패키징 기술은 인텔이 각각 담당하는 구조다. 그동안 삼성전자·인텔은 첨단 파운드리 및 패키징 산업에서 오랜시간 경쟁 구도를 형성해 왔다. 하지만 테슬라를 필두로 AI 반도체 업계에 새로운 협력 구조와 공급망 체제가 결성될 수 있을 지 귀추가 주목된다. 7일 지디넷코리아 취재를 종합하면 테슬라는 3세대 도조 양산에 삼성전자·인텔을 동시 활용하는 방안을 두고 각 사와 논의 중이다. 삼성 파운드리·인텔 OSAT 활용 추진…"전례 없는 협력 구조" 테슬라는 완전자율주행(FSD)과 관련한 데이터를 AI 모델로 학습시키기 위한 슈퍼컴퓨팅 시스템 도조를 자체 개발해 왔다. 도조에는 테슬라의 맞춤형 AI 반도체인 'D 시리즈' 칩이 다수 집적된다. 예를 들어, 1세대 도조는 D1 칩을 25개 패키징한 모듈로 구성돼 있다. 도조 1·2는 모두 대만 주요 파운드리인 TSMC가 양산을 전담한 것으로 알려져 있다. 그러나 도조3부터는 공급망이 전면적으로 바뀔 예정이다. 현재 테슬라는 도조3용 'D3' 칩의 전공정을 삼성전자에, 모듈용 패키징 공정을 인텔에 맡기는 방안을 추진 중인 것으로 파악됐다. 사안에 정통한 복수의 관계자는 "테슬라가 도조3 공급망 논의에서 칩 양산과 모듈용 패키징을 분리하는 계획을 제안하고 있다"며 "이 같은 계획을 토대로 협력사와 구체적인 계약 체결을 논의 중"이라고 설명했다. 계약이 최종 합의되는 경우, 테슬라의 주도로 삼성전자 파운드리 사업과 인텔 OSAT(외주반도체패키징테스트) 사업간의 협업이 업계 최초로 이뤄질 예정이다. 양사 모두 파운드리와 패키징 사업을 운영중이지만, 이 같은 협력 구조가 공식적으로 성사된 사례는 아직까지 확인된 바 없다. 우선 도조3용 칩 양산은 삼성전자의 수주가 사실상 확실시되고 있다. 앞서 삼성전자는 지난달 28일 테슬라와 22조7천600억원 규모의 반도체위탁생산 계약을 체결했다. 당시 일론 머스크 테슬라 최고경영자(CEO)는 "삼성전자가 미국 신규 파운드리 팹에서 AI6 칩 양산에 전념하게 될 것"이라고 밝혔다. AI6는 테슬라의 차세대 FSD(Full Self-Driving), 로봇, 데이터센터 등에 활용될 수 있는 반도체로, 2나노 공정을 채택한 것으로 알려졌다. 또한 테슬라는 도조3에 탑재할 칩을 별도로 설계하지 않고, AI6와 도조3용 칩을 단일 아키텍처로 통합하겠다고 밝힌 바 있다. 일론 머스크 CEO는 2분기 실적발표 컨퍼런스콜에서 "도조3와 AI6 칩을 기본적으로 동일하게 사용하는 방향을 생각하고 있다"며 "예를 들어 자동차나 휴머노이드에는 칩을 2개 사용하고, 서버에는 512개를 사용하는 방식"이라고 말했다. 도조, 초대형 반도체 위한 특수 패키징 필요 테슬라가 도조3용 칩과 패키징 협력사를 이원화하려는 배경에는 기술과 공급망 요소가 모두 작용하고 있다는 분석이다. 테슬라의 도조는 일반적인 시스템반도체와 달리, 패키징 과정에서 매우 큰 사이즈로 제작된다. 때문에 테슬라는 TSMC의 SoW(시스템-온-웨이퍼) 패키징 기술을 채택한 바 있다. SoW는 기존 패키징 공정에서 쓰이던 기판(PCB) 등을 사용하지 않고, 메모리 및 시스템반도체를 웨이퍼 상에서 직접 연결하는 기술이다. 각 칩의 연결은 칩 하단에 형성된 미세한 구리 재배선층(RDL)이 담당한다. 웨이퍼 전체를 사용하기 때문에 초대형 반도체에도 대응 가능하다. D1의 경우 TSMC 7나노미터(nm) 공정 기반의 654제곱밀리미터(mm²) 단일 칩을 활용한다. 이를 웨이퍼에 5x5 배열로 총 25개 배치한 뒤, 각 칩을 전기적으로 연결해 하나의 모듈로 만든다. 웨이퍼 전체를 일종의 기판처럼 사용하는 방식이다. 다만 SoW는 초대형 반도체를 타겟으로 한 특수 패키징으로, 양산되는 칩의 수량이 비교적 적다. 당장의 매출 규모가 크지 않은 만큼 전공정·후공정 모두 TSMC 측의 적극적인 지원을 받기가 힘든 상황이다. 반면 삼성전자·인텔은 대형 고객사 확보가 절실한 상황으로, 각각 테슬라에 우호적인 조건을 제시했을 가능성이 크다. 반도체 업계 관계자는 "삼성전자 역시 초대형 반도체에 대응할 수 있는 첨단 패키징 기술을 고도화하고 있는 것으로 안다"며 "도조3 모듈 패키징은 인텔이 선제 진입할 예정이나, 기술 개발 상황에 따라 향후 삼성전자도 공급망 진입이 가능할 것으로 예상한다"고 밝혔다. 인텔, EMIB 기반으로 테슬라 대응 유력 한편 테슬라는 도조3에서 인텔의 임베디드 멀티-다이 인터커넥트 브릿지(EMIB) 기술을 활용하려는 것으로 알려졌다. EMIB는 인텔의 독자적인 2.5D 패키징 기술이다. 2.5D 패키징은 칩과 기판 사이에 '실리콘 인터포저'라는 얇은 막을 삽입해 각 칩을 연결하는 방식을 뜻한다. EMIB는 기존 2.5D 패키징처럼 칩 아래에 인터포저를 넓게 까는 대신, 기판 내부에 삽입된 소형 실리콘 브릿지로 칩과 칩을 연결한다. 칩 간 연결이 필요한 부분에만 브릿지를 배치하면 되므로, 더 유연하고 효율적으로 칩을 배치할 수 있다. 인터포저 크기에 따라 다이 사이즈 확장에 제약을 받는 2.5D 패키징과 달리, 더 넓은 면적에 걸쳐 다이를 구성하는 데에도 유리하다. 다만 EMIB도 현재 상용화된 기술 수준으로는 웨이퍼 수준의 초대형 칩 제작이 어렵다는 평가를 받는다. 때문에 업계는 인텔이 도조 3를 위한 새로운 EMIB 기술 및 설비투자 등을 검토하고 있을 것으로 보고 있다.

2025.08.07 15:14장경윤

키사이트·시놉시스, TSMC 공정 전환용 AI 기반 솔루션 발표

키사이트테크놀로지스는 시놉시스, TSMC의 N6RF+ 공정에서 N4P 기술로의 전환을 가속화하기 위한 AI 기반 RF 설계 마이그레이션 플로를 개발했다고 29일 밝혔다. 이 워크플로는 TSMC의 아날로그 설계 마이그레이션(ADM) 방법론을 기반으로 하며, 키사이트의 RF 솔루션과 시놉시스의 AI 기반 RF 마이그레이션 솔루션을 통합해 수동 소자와 설계 구성요소를 더욱 진보된 RF 공정 규칙에 맞게 재설계할 수 있도록 한다. 이제 RF 회로 설계자는 TSMC의 ADM 방법론과 함께 AI 기술을 사용해 RF 설계를 마이그레이션할 수 있다. ADM이 제공하는 생산성 향상 외에도, 키사이트와 시놉시스의 마이그레이션 워크플로는 N6RF+에서 마이그레이션한 LNA 설계에서 N4P 공정이 제공하는 성능 향상을 활용할 수 있도록 돕는다. 주요 구성 요소로는 시놉시스의 커스텀 컴파일러 레이아웃 환경, 빠른 아날로그 및 RF 설계 마이그레이션을 위한 시놉시스ASO.ai, 시놉시스 PrimeSim 회로 시뮬레이터, 그리고 키사이트 RFPro를 통한 소자 파라미터 설정, 자동 값 조정, 전자기 시뮬레이션 기능이 포함된다. AI는 RF 회로 설계자가 N4P 공정으로 마이그레이션하고 재설계하는 과정을 빠르게 완료할 수 있도록 새로운 방식으로 지원한다. 시놉시스의 커스텀 컴파일러와 AI 기반 아날로그 설계 마이그레이션 솔루션인 ASO.ai는 성능 기준을 충족하는 최적의 설계 파라미터를 찾아내고, 키사이트 RFPro는 인덕터를 포함한 수동 소자들의 파라미터를 설정하고, 새 공정 규칙에 맞춘 레이아웃으로 시뮬레이션 모델을 자동으로 다시 생성한다. 산제이 발리 시놉시스 전략 및 제품 관리 수석 부사장은 “아날로그 설계를 마이그레이션하는 과정은 많은 시행착오가 필요한 복잡하고 시간이 많이 걸리는 일”이라며 “키사이트 및 TSMC와의 긴밀한 협업을 통해, 설계팀은 AI 기반 RF 설계 마이그레이션 플로를 사용해 생산성을 높이고 재설계 속도를 향상시킬 수 있었으며, 이를 통해 TSMC의 첨단 공정에서 최고의 전력, 성능, 면적(PPA)을 달성하면서 RF 설계를 더욱 효율적으로 완료할 수 있다”고 말했다. 리펜 유안 TSMC 첨단 기술 사업 개발 시니어 디렉터는 “TSMC는 첨단 로직과 혼합 신호·무선 주파수(MS/RF) 기술을 결합해 고객이 차별화된 무선 연결 제품을 설계할 수 있도록 돕고 있다”며 “키사이트, 시놉시스와 같은 OIP 설계 에코시스템 파트너와의 협업을 통해 매우 효율적인 RF 설계 마이그레이션 플로를 제공할 수 있게 됐으며, 이를 통해 고객은 설계를 더 진보된 공정으로 빠르게 전환해 성능과 전력 효율의 이점을 극대화하고 출시 시간을 단축할 수 있다”고 말했다.

2025.07.29 09:41장경윤

"TSMC 2나노 공정 주문 급증"…2028년까지 월 20만장 생산 체제 구축

세계 최대 파운드리 업체인 대만 TSMC가 2nm(나노미터, 10억분의 1m) 공정의 고객사 주문이 급격히 늘어남에 따라, 오는 2028년까지 관련 생산능력을 월 웨이퍼 20만장 수준으로 확대할 계획인 것으로 알려졌다. 디지타임스는 TSMC가 2나노 공정의 높은 단가(웨이퍼당 최대 3만 달러)에도 불구하고 고객 수요가 예상보다 빠르게 증가하고 있으며, 이에 따라 생산량 확대에 속도를 내고 있다고 24일(현지시간) 보도했다. TSMC는 2나노 공정을 올 하반기부터 양산에 돌입할 예정이다. 초기에는 월 4만장 수준이 생산될 것으로 보이며, 고객 수요 증가에 따라 점진적으로 증설을 추진해 2028년에는 월 20만장 규모에 도달할 전망이다. 이는 TSMC가 현재 양산 중인 3나노 공정 생산 능력을 추월하는 수준이다. 보도에 따르면 TSMC 3나노 공정은 올해 생산량이 전년 대비 60% 이상 증가할 것으로 예측되고 있다. 그러나 AI 반도체 및 고성능 컴퓨팅(HPC) 시장의 성장세에 힘입어, 2나노 공정 수요가 3나노 이상으로 확대될 것으로 평가된다. 특히, 2나노 공정은 차세대 AI 가속기, 데이터센터용 GPU, 모바일 애플리케이션 프로세서 등 고성능 반도체에 주로 적용될 예정으로, 엔비디아, AMD, 애플 등 주요 고객사들의 초기 주문이 집중되고 있는 것으로 전해졌다. TSMC는 자사의 2나노 공정이 기존 핀펫(FinFET) 방식에서 벗어나 게이트올어라운드(GAA) 기술을 도입한 첫 공정이 될 예정이라고 밝혔다. 이는 회로 밀도와 전력 효율을 동시에 개선할 수 있는 차세대 기술로, 업계의 주목을 받고 있다.

2025.07.25 09:38전화평

TSMC, 2분기 순이익 사상 최고치...칩 4개 중 1개 '3나노'

세계 파운드리(반도체 위탁생산) 1위 대만 TSMC가 올해 2분기 사상 최고치 순이익을 경신했다. 3nm(나노미터, 10억분의 1m) 초미세 공정 칩 판매량이 점진적으로 확대된 영향으로 분석된다. TSMC는 올해 2분기 실적으로 매출 9천337억9천만 대만달러(약 44조748억원), 순이익 3천982억7000만 대만달러(약 18조8천300억원)를 기록했다고 17일 발표했다. 이는 시장 전망치를 뛰어넘는 기록이다. LSEG(런던증권거래소)가 집계한 TSMC의 증권가 전망치는 3천774억대만달러(약 17조8천434억원)였다. 한화로 1조원 가량 차이가 나는 셈이다. 로이터통신은 “이번 이익은 LSEG의 전망치를 크게 앞질렀다”고 설명했다. 공정별로는 7나노 이하 미세 공정이 전체 매출의 74%를 차지했다. 순서별로 5나노(36%), 3나노(24%), 7나노(14%) 순이다. 이는 지난 1분기 공정별 매출 비중과 유사한 결과다. 앞서 1분기 회사의 공정별 매출 비중은 5나노(36%), 3나노(22%), 7나노(15%)였다. 특히 3나노의 경우 매출 비중이 급상승하고 있다. 지난 2023년 3나노 매출은 6%였지만, 지난해 18%로 올랐다. 올해의 경우 3나노 채택 칩 비중이 늘어남에 따라 연간 20%대를 기록할 전망이다. 사용처별로는 HPC(고성능컴퓨팅) 매출이 전체의 60%를 기록했다. AI 시장 개화로 인해 데이터센터에 필요한 고성능 칩이 늘어난 영향으로 풀이된다. 그 다음으로는 스마트폰(27%)이 뒤를 이었다. 한편 TSMC는 올해 하반기부터 2나노 공정 양산을 본격 시작할 계획이다.

2025.07.17 15:51전화평

TSMC, 2분기 매출 43.7조원...전년比 39%↑

TSMC가 올 2분기 9천338억 대만달러(한화 약 43조7천억원) 수준의 매출을 거둔 것으로 집계됐다. 업계 예상에 부합하는 수준으로 견조한 AI 수요가 성장세를 견인한 것으로 풀이된다. TSMC는 지난 6월 연결 기준 약 2천637억 대만달러의 매출을 기록했다고 10일 밝혔다. 전월 대비로는 17.7% 감소했으나, 전년동월 대비로는 26.9% 증가한 수치다. 이로써 TSMC는 올 2분기 총 9천338억 대만달러의 매출을 기록하게 됐다. 전분기 대비 11%, 전년동기 대비 39% 증가했다. 증권가 컨센서스인 9천241억 대만달러도 소폭 상회했다. 다만 환율 영향에 따라 달러 기준 실적은 달라질 가능성이 있다. 최근 TSMC는 AI용 반도체 수요 확대에 따라 최첨단 공정 매출을 크게 확대해 왔다. 시장조사업체 트렌드포스에 따르면 TSMC의 1분기 파운드리 시장 점유율은 67.6%로 전분기 대비 0.5%p 증가했다. 반면 주요 경쟁사인 삼성전자의 점유율은 7.7%로 전분기인 8.1% 대비 0.4%p 하락했다.

2025.07.10 16:05장경윤

"인텔, 1.8나노 '인텔 18A' 외부 고객사 확대 중단 검토"

인텔이 2021년부터 추진해 온 '4년 동안 5개 공정 실현'(5N4Y) 로드맵 중 마지막 단계에 있는 1.8나노급 '인텔 18A'(Intel 18A) 외부 고객사를 더 이상 늘리지 않는 방안을 검토중이다. 2일(현지시간) CNBC 등 미국 언론은 "립부 탄 인텔 최고경영자(CEO)가 인텔 18A 공정의 외부 고객사 유치를 축소하는 대신 역량을 차세대 공정인 '인텔 14A'(Intel 14A)로 집중하는 방안을 고려중"이라고 보도했다. 이들 언론에 따르면 립부 탄 인텔 CEO는 "인텔 18A 공정에 대한 잠재적인 고객사의 관심이 떨어지고 있으며 애플이나 엔비디아 등 대형 고객사 확보를 위해 인텔 14A 공정에 집중하는 것이 더 바람직하다"는 견해를 밝힌 것으로 전해진다. 인텔 18A, 아마존·MS 등 외부 고객사 확보 인텔 18A 공정은 극자외선(EUV)을 활용하는 인텔 세 번째 공정이며(상용화 기준) 차세대 트랜지스터 구조 '리본펫'(RibbonFET), 반도체 후면 전력 전달 기술(BSPDN) '파워비아'(PowerVia)를 모두 투입한다. 인텔 18A 공정은 시제품 생산을 거쳐 올 연말 출시될 모바일(노트북)용 프로세서 '팬서레이크'(Panther Lake)를 시작으로 고효율·저전력 E코어만 모은 서버용 프로세서 '클리어워터 포레스트' 등 생산에도 활용 예정이다. 인텔 18A 공정은 인텔 프로덕트 그룹 이외에 아마존과 마이크로소프트, 미국 국방부 등 일부 외부 고객사도 소량 확보했다. 단 외부 고객사 제품 생산 일정은 미정이다. 인텔 14A, 2027년부터 리스크 생산 예정 인텔 14A 공정은 1.4나노급으로 2세대 리본펫(RibbonFET) 트랜지스터와 2세대 반도체 후면 전력전달(BSPDN) 기술인 '파워다이렉트'가 투입된다. 인텔은 지난 해 4월 경 인텔 14A 공정 안착 여부를 평가하기 위한 리스크 생산 시점을 2026년 말로 예상했다. 1년이 지난 올 4월에는 생산 시점을 2027년으로 미뤘다. 인텔이 외부 고객사 유치 시점을 2027년경으로 미루면 파운드리 사업의 수익성 회복도 그만큼 늦어질 수 있다. 그러나 적은 고객사를 위해 관련 장비를 가동하는 비용 역시 무시할 수 없다. 주요 외신은 "인텔 18A 관련 정책은 올 가을경 이사회 논의를 거쳐 연내 결정될 것"이라고 전망했다. 팻 겔싱어 "인텔 18A 주 고객사는 여전히 인텔" 인텔이 추진하는 '4년 동안 5개 공정 실현'(5N4Y) 로드맵을 가장 먼저 제안한 사람은 지난 해 말 물러난 팻 겔싱어 전임 CEO다. 그는 2일 자신의 X(구 트위터) 계정에 "인텔이 애초에 외부 고객을 위해 충분한 생산 여력을 계획하지 않았다는 것은 이미 명백하지 않은가"라고 반문했다. 이어 지난 5월 데이비드 진스너 최고재무책임자(CFO)의 발언을 인용해 "인텔 18A 생산 물량 중 대부분은 항상 자체 제품이 될 것으로 예상됐다"고 설명했다. 실제로 데이비드 진스너 CFO는 지난 5월 진행된 JP모건 컨퍼런스에서 "인텔 18A 첫 고객사는 인텔 프로덕트 그룹이며 인텔 18A 공정의 가치를 높이는 데 많은 고객사가 필요하지 않을 것"이라고 밝히기도 했다. "인텔 14A, 더 많은 외부 고객사 필요" 팻 겔싱어 전임 CEO는 "인텔 18A와 달리 인텔 14A 공정은 더 많은 외부 고객사를 필요로 할 것"이라고 관측했다. 인텔 14A 공정 생산의 원가가 더 비싸진다는 이유에서다. 데이비드 진스너 CFO 역시 이미 지난 5월 "인텔 14A는 더 비싼 장비인 고개구율 EUV 장비를 활용할 것으로 예상되며 인텔 18A 대비 인텔 14A는 더 많은 외부 고객사가 필요하다고 본다"고 밝혔다. 인텔 관계자는 3일 인텔 18A 공정 관련 지디넷코리아 질의에 "시장의 루머나 추측에 답변하지 않는다"고 회신했다.

2025.07.03 15:24권봉석

TSMC 계열사 VIS, 싱가포르 반도체 공장 조기 가동 검토

세계 파운드리(반도체 위탁생산) 1위 TSMC 계열사인 VIS(Vanguard International Semiconductor)가 싱가포르에서 건설 중인 신규 반도체 생산라인의 가동 시점을 당초보다 앞당기는 방안을 검토 중이다. 블룸버그는 VIS가 싱가포르 내 신규 팹(반도체 생산공장) 생산을 2027년 상반기에서 2026년 하반기로 앞당기는 방안을 고려하고 있다고 현지시간 28일 보도했다. VIS는 이 같은 내용을 대만 타오위안에서 열린 기자간담회에서 발표했다. 팽 러우(Fang Leuh) VIS 회장은 “최근 지정학적 불확실성이 커지면서, 고객사들로부터 안정적인 공급망 확보에 대한 요구가 더욱 높아졌다”며 “이에 따라 조기 양산 가능성을 검토하고 있다”고 말했다. 이번 공장은 VIS와 네덜란드 반도체 기업 NXP가 공동 설립한 합작법인을 통해 추진되고 있다. 총 투자 규모는 약 80억달러(한화 약 11조원)로, 전기차(EV) 및 산업용 반도체에 주로 사용되는 300mm(12인치) 웨이퍼 기반의 제품 생산을 목표로 한다. VIS는 지난해 4분기에 해당 공장의 착공을 시작했으며, 현재는 1단계 라인의 조기 가동에 초점을 맞추고 있다. 향후 2단계 증설은 내부 검토를 거쳐 공식 승인을 받은 이후 추진할 계획이다. 다만, 팽 회장은 “미·중 무역 갈등과 관련된 통상 리스크가 여전히 생산 일정에 영향을 줄 수 있는 변수로 작용하고 있다”고 설명했다. 그럼에도 불구하고 VIS는 올해 하반기 매출이 전년 대비 소폭 증가할 것으로 내다봤다.

2025.06.30 16:26전화평

삼성 파운드리 사업 전략 수정…1.4나노 개발보다 2·4나노 수율 집중

삼성전자 파운드리가 위기 극복을 위해 사업 전략을 수정했다. 1.4나노미터(nm) 등 차세대 공정의 개발을 당초 계획보다 미루는 대신 기존 최선단 공정의 수율 개선과 고객사별 최적화에 역량을 집중하기로 했다. 최근 이 같은 기조를 협력사 측에 설명한 것으로 파악됐다. 25일 업계에 따르면 삼성전자는 2·4나노 등 최선단 공정의 수율 안정화 및 최적화 작업에 집중할 계획이다. 앞서 삼성전자는 지난 3일 미국 캘리포니아주 산호세 삼성 반도체 캠퍼스에서 'SAFE(Samsung Advanced Foundry Ecosystem) 포럼 2025'를 개최한 바 있다. SAFE 포럼은 삼성 파운드리와 핵심 파트너, 고객사의 주요 인사들이 모여 첨단 기술과 향후 로드맵을 공유하는 자리다. 당시 포럼에 참석한 복수의 관계자에 따르면, 삼성전자는 1.4나노(SF1.4) 공정의 양산을 기존 로드맵 대비 늦출 계획이다. SF1.4는 당초 삼성 파운드리 로드맵에서 오는 2027년 양산을 목표로 한 차차세대 공정이다. 대신 삼성전자는 2·4나노 등 최선단 공정의 수율 안정화와 최적화에 주력하겠다는 뜻을 파트너 및 고객사에 전달했다. 특히 2나노미터는 삼성전자가 이르면 올 하반기 양산을 시작하는 첨단 공정이라는 점에서 주목된다. 첫 번째 공정인 SF2의 경우, 기존 3나노(SF3) 대비 성능이 12%, 전력효율성이 25% 가량 향상됐다. 반도체 업계 관계자는 "삼성전자가 최근 1.4나노 등 최선단 공정에 대한 도전보다는 기존 공정에 대한 안정성을 높이겠다는 뜻을 강조하고 있다"며 "구체적으로 2나노 등 첨단 공정의 수율 개선과 커스터마이즈 서비스 강화, 삼성 메모리를 활용한 턴키 서비스 제공 등을 약속했다"고 설명했다. 또 다른 관계자는 "삼성전자 파운드리 사업부가 기존 공정에 대한 고객사들의 반응이 대체로 좋지 않았다는 점을 받아들이고, 안정성에 초점을 맞추기로 했다"며 "1.4나노 공정의 구체적인 양산 시기를 재설정하지는 않았으나, 최소 2028~2029년이 될 것"이라고 말했다. 한편 삼성 파운드리 사업부는 초미세 공정에서 애플, 엔비디아, 퀄컴 등 글로벌 빅테크를 고객사로 유치하지 못하면서 최근까지 부진을 겪어 왔다. 시장조사업체 트렌드포스에 따르면, 삼성전자의 올 1분기 파운드리 시장 점유율은 7.7%로 전분기 8.1% 대비 0.4%p 하락했다. 같은 기간 주요 경쟁사인 대만 TSMC는 67.1%에서 67.6%로 0.5%p 증가한 것으로 나타났다.

2025.06.25 11:11장경윤

  Prev 1 2 3 4 5 6 7 8 9 10 Next  

지금 뜨는 기사

이시각 헤드라인

신세계·알리 동맹…네이버·쿠팡 아성 흔들까

위메이드, 원화 스테이블코인 전용 메인넷 ‘스테이블 원’ 공개

KT "복제폰 생성 불가능...불법 기지국 원천차단"

'AI 국가대표' 한 자리 모인다…5대 기업, 기술력 경쟁

ZDNet Power Center

Connect with us

ZDNET Korea is operated by Money Today Group under license from Ziff Davis. Global family site >>    CNET.com | ZDNet.com
  • 회사소개
  • 광고문의
  • DB마케팅문의
  • 제휴문의
  • 개인정보취급방침
  • 이용약관
  • 청소년 보호정책
  • 회사명 : (주)메가뉴스
  • 제호 : 지디넷코리아
  • 등록번호 : 서울아00665
  • 등록연월일 : 2008년 9월 23일
  • 사업자 등록번호 : 220-8-44355
  • 주호 : 서울시 마포구 양화로111 지은빌딩 3층
  • 대표전화 : (02)330-0100
  • 발행인 : 김경묵
  • 편집인 : 김태진
  • 개인정보관리 책임자·청소년보호책입자 : 김익현
  • COPYRIGHT © ZDNETKOREA ALL RIGHTS RESERVED.