SK하이닉스, 16단 HBM3E 기술 첫 공개…1등 자신감
SK하이닉스가 이달 20일 국제고체회로학회(ISSCC) 2024 컨퍼런스에서 16단으로 쌓아올린 HBM3E 칩 기술을 세계 최초로 공개한다. 고대역폭메모리(HBM) 시장에서 점유율 1위인 SK하이닉스는 선단 기술을 공개함으로써 기술 리더십을 입증할 계획이다. 이달 18일부터 22일까지 미국 샌프란시스코에서 개최되는 ISSCC는 반도체 집적회로 설계 기술의 올림픽으로 불린다. 세계 각국 3000여 명의 반도체 공학인들이 참여해 연구 성과를 공유하는 자리다. SK하이닉스는 ISSCC 2024 기간 중 당일 오전 열리는 메모리 세션에서 단일 스택에서 1280GB/s를 처리할 수 있는 16단 48기가바이트(GB) HBM3E를 업계 최초로 공개한다. 16단은 현존하는 최고층 12단 HBM3E 보다 향상된 기술이다. 앞서 SK하이닉스는 지난해 12단 HBM3E 샘플을 고객사에 공급했고 올해 상반기에 본격 양산할 계획이다. 또 올해 16단 HBM4를 개발해 2026년 양산에 돌입할 예정이다. 이에 앞서 SK하이닉스는 컨퍼런스에서 16단 HBM3E 기술을 먼저 선보인다. HBM은 여러 개의 D램 칩을 TSV(실리콘관통전극) 공정으로 수직 연결해 데이터 처리 속도를 혁신적으로 끌어올린 고부가가치 제품이다. HBM은 D램 칩을 쌓을수록 용량이 커진다. 16단은 12단과 동일한 높이에 더 많은 D램 다이를 적층해야 하기 때문에 D램 두께를 얇게 만드는 혁신 기술이 요구된다. 또 D램 칩을 붙이는 과정에서 압력이 가해져 생기는 웨이퍼의 휨 (Warpage) 현상도 방지해야 한다. SK하이닉스는 이런 기술적 난제를 극복하기 위해 3세대 HBM 제품인 HBM2E부터 신공정인 MR-MUF 기술을 적용했고, 지난해 양산에 들어간 12단 HBM3부터는 어드밴스드 MR-MUF(F(Mass Reflow Molded Underfill)를 적용해, 더 작은 크기로 고용량 패키지를 만들어 열방출 성능을 개선했다. SK하이닉스는 이번에 공개하는 16단 HBM3E는 적층을 최적화하기 위해 저전력을 강화한 TSV 설계를 새롭게 적용했다고 밝혔다. 다만, 향후 16단 HBM4에는 새로운 하이브리드 본딩 기술을 적용할 것으로 보인다. 앞서 김춘환 SK하이닉스 부사장은 지난달 코엑스에서 개최된 '세미콘 코리아 2024' 기조연설에서 차세대 메모리 반도체인 HBM4(D램 16단 적층)와 400단 이상 낸드에 하이브리드 본딩을 활용해 상용화한다는 계획을 언급한 바 있다. 하이브리드 본딩은 칩과 기판의 연결 통로인 범프(가교)를 없애고 구리(Cu)로 직접 연결하는 차세대 본딩 기술이다. 이 기술을 사용하면 기존 방식 대비 입·출력(I·O) 수를 획기적으로 늘릴 수 있어 데이터처리 속도가 빨라진다. 한편, SK하이닉스는 올해 HBM에 투자를 아끼지 않는다는 방침이다. 김우현 SK하이닉스 부사장(CFO)은 지난달 말 2023년 4분기 컨퍼런스콜에서 “최근 기업들의 AI 도입과 개인의 AI 수용도 증가로 중장기 HBM 수요는 연평균 60% 수준의 성장을 예상한다”라며 “올해 AI 수요 증가 대응을 위한 선단 공정 제품의 양산 확대와 함께 작년 대비 올해 TSV 캐파를 약 2배 확대할 것”이라고 밝혔다. 시장조사업체 옴디아에 따르면 AI 수요 확대에 힘입어 HBM 시장은 앞으로 5년간 연평균 최소 40% 성장할 전망이다. 시장조사업체 트렌드포스는 2022년 글로벌 HBM 시장점유율은 SK하이닉스가 50%로 1위를, 2위는 삼성전자(40%), 3위는 마이크론(10%)이 차지했고 올해는 SK하이닉스와 삼성전자 점유율이 47~49%로 엇비슷해지고 마이크론이 3~5%를 기록한다고 내다봤다.
