김두호 퀄리타스반도체 대표 "올 하반기 PCIe·UCIe IP 수주 본격화"
국내 반도체 IP(설계자산) 전문기업 퀄리타스반도체가 올 하반기부터 해외 시장 공략에 속도를 낸다. 핵심 협력사인 삼성전자 파운드리의 4~8나노미터(nm) 공정 기반 IP를 다수 확보해, 미국 및 중국 고객사와 적극적인 공급 논의를 진행하고 있다. 김두호 퀄리타스반도체 대표는 최근 경기 성남시 소재 본사에서 기자와 만나 회사의 향후 사업 전략에 대해 이같이 밝혔다. 4·5·8나노 PCIe IP 라인업 확보…해외 시장서 성과 기대 지난 2017년 설립된 퀄리타스반도체는 초고속 인터페이스 IP를 전문으로 개발하는 기업이다. 인터페이스는 여러 반도체 소자 간의 데이터를 상호연결하는 기술이다. 적용처에 따라 MIPI(카메라모듈), PCIe(서버·컴퓨팅), UCIe(칩렛), 서데스(네트워크) 등 다양한 규격을 가진다. 퀄리타스반도체는 4개 규격을 모두 개발하고 있다. 특히 퀄리타스반도체가 최근 가장 주목하는 분야는 PCIe다. PCIe는 컴퓨터 메인보드와 프로세서(CPU·GPU 등), 스토리지(SSD 등)를 연결하기 위한 인터페이스 표준이다. 퀄리타스반도체는 세대에 따라 PCIe 4.0, 5.0, 6.0용 IP를 확보한 상태다. PCIe 6.0의 경우 지난 2022년 표준이 제정됐다. 이전 세대인 PCIe 5.0 대비 2배 빠른 64GT/s의 데이터 전송 속도를 갖춘 것이 특징으로, 내년 혹은 내후년부터 본격적인 상용화 궤도에 오를 것으로 전망된다. 퀄리타스가 보유한 PCie 4.0, 5.0, 6.0용 IP는 삼성전자 파운드리 4나노, 5나노, 8나노 공정을 기반으로 한다. 해당 공정은 인공지능, 자율주행, 데이터센터용 고성능 반도체에 활발히 활용되는 공정으로, 견조한 수요세가 지속될 것이라는 게 퀄리타스반도체의 시각이다. 김 대표는 "PCIe용 4~8나노 공정 IP는 현재 실리콘 검증을 마쳤다"며 "미국과 중국 시장을 중심으로 고객사 논의를 진행하고 있고, 특히 중국 시장에서는 올 하반기 계약 체결을 이뤄내는 것을 목표로 하고 있다"고 설명했다. 삼성전자 파운드리의 4~8나노 공정이 이전 대비 고객사에 많은 주목을 받고 있다는 점도 긍정적이다. 최근 삼성전자는 최첨단 공정의 무리한 개발 대신 기존 공정 최적화에 무게를 두고 있다. 또한 중국 팹리스 기업들은 공급망 안정화를 위해 대만 TSMC 대신 삼성전자에 위탁 생산을 문의하는 경우가 늘어나는 추세다. 첨단 패키징 '칩렛' 기술 대두에 UCIe IP도 주목 삼성전자 4나노, 5나노 공정 기반의 UCIe IP도 퀄리타스반도체의 주요 성장동력이다. UCIe는 칩렛간의 효율적인 고성능 통신을 위한 개방형 표준을 뜻한다. 칩렛은 각기 다른 기능을 가진 반도체를 제조하고 하나의 칩으로 이어붙이는 최첨단 패키징 기술이다. 한 번에 칩 전체를 만드는 기존 모놀리식 방식 대비 수율 향상에 유리하며, 복잡한 구성의 칩을 보다 효율적으로 제조할 수 있게 만든다. 특히 고성능 컴퓨팅 구현이 필요한 AI 산업에서 수요가 증가할 것으로 예상된다. UCIe는 유망한 기술이지만, 그만큼 기술적 난이도가 높다. 때문에 관련 IP를 실리콘 검증까지 마친 기업은 퀄리타스반도체와 케이던스, 시높시스, 알파웨이브 등 소수에 불과하다. 이 중 알파웨이브는 지난 5월 퀄컴에 인수돼 내부 IP 사업 강화에 집중할 것으로 관측된다. 김 대표는 "PCIe와 UCIe를 중심으로 퀄리타스반도체의 IP 포트폴리오를 전년 대비 2배 가량 확충했다"며 "고성능 컴퓨팅과 첨단 패키징 기술을 검토하는 해외 고객사들과의 논의도 많아지고 있어, 다양한 분야에서 고객사 수주를 활발히 받을 수 있을 것"이라고 강조했다.
