ZDNet 검색 페이지

'EDA'통합검색 결과 입니다. (9건)

소테리아, 차세대 EDA 툴 'DEF 지니' 첫 공개

반도체 팹리스 기업 소테리아는 지난 20일부터 21일까지 중국 청두에서 개최된 'ICCAD 차이나 2025(중국 집적회로 설계 컨퍼런스)'에 참가해 자사의 신규 EDA 툴인 'DEF 지니(Genie)'를 소개했다고 1일 밝혔다. ICCAD 차이나는 전 세계 반도체 설계 업계의 최신 기술 트렌드를 공유하는 대규모 국제 행사다. 이번 전시회에는 삼성, TSMC, 시놉시스(Synopsys), 앰코(Amkor) 등 글로벌 반도체 선도 기업들이 대거 참여해 AI, HPC(고성능 컴퓨팅), 차세대 칩 설계와 패키징 등 첨단 기술을 선보였다. 소테리아는 이번 행사에서 자체 개발한 EDA 툴 DEF 지니의 실제 데모와 기술 발표를 진행하며 참관객들의 이목을 집중시켰다. DEF 지니는 기존 커스텀 레이아웃 툴에서는 구현이 불가능했던 설계 넷리스트(Netlist) 정보의 직접 반영을 가능케 한 솔루션이다. 본래 DEF 지니는 초저전력 HPC 가속기 아폴론 칩의 PPA 달성을 위해 개발됐으나, EDA 툴 자체로도 상품 경쟁력이 있어 호평을 받았다. 특히 발표 세션에서는 커스텀 레이아웃 데이터를 SoC(시스템온칩) 레이아웃 데이터베이스로 실시간 전환하는 시연을 통해, 단절되어 있던 커스텀 디자인과 SoC 디자인 사이의 기술적 '가교' 역할을 완벽히 수행할 수 있음을 입증했다. 또한 국제 표준인 OA(Open Access) API 를 기반으로 개발되어 다양한 설계 환경에서의 호환성을 확보했다는 점도 현장 전문가들의 호평을 받았다. 소테리아는 AI·HPC ASIC 의 최고 수준 PPA 달성을 위해 필수적인 커스텀 레이아웃을 채택하며 발생하는 설계상의 난제를 자체 EDA 툴 개발을 통해 극복할 수 있는 기술 경쟁력을 입증했다. 이를 통해 단순한 칩 설계를 넘어, 설계 품질과 완성도를 획기적으로 향상시킬 수 있는 역량을 보유하고 있음을 확인시켰다. 김종만 소테리아 대표는 “전 세계 반도체 엔지니어들이 모인 자리에서 'DEF 지니'의 혁신성을 인정받게 되어 뜻깊다”며 “설계 생산성 향상과 검증 효율성 증대는 국경을 초월한 반도체 업계의 공통 과제인 만큼, 이번 런칭을 기점으로 글로벌 팹리스 및 디자인 하우스와의 협력을 본격적으로 확대해 나갈 것”이라고 밝혔다.

2025.12.02 09:07장경윤 기자

TSMC "AI기반 설계 기술 도입...칩 전력 효율 10배 개선"

세계 파운드리(반도체 위탁생산) 1위 대만 TSMC가 AI 기반 설계 기술을 도입해 칩의 에너지 효율을 최대 10배까지 끌어올리겠다는 계획을 발표했다. 이는 AI 데이터센터의 폭증하는 전력 수요 문제를 해결하기 위한 핵심 전략 중 하나로 평가된다. 대만경제일보는 TSMC가 최근 미국 실리콘밸리에서 개최된 '개방형 혁신 플랫폼 생태계 포럼'에서 이 같은 구상을 공식 발표했다고 26일 보도했다. TSMC 연구진은 AI 기반 설계 소프트웨어 및 새로운 패키징 구조 활용을 통해 칩의 전력 효율을 극대화할 수 있다고 설명했다. AI 서버의 전력 소모는 업계의 뜨거운 이슈다. 현재 엔비디아의 대표적인 AI 서버는 최대 1천200W의 전력을 소모할 수 있으며, 이는 미국 가정 1천세대의 소비 전력 규모와 맞먹는 수준이다. TSMC는 이러한 과제에 대응하기 위해, 여러 개의 칩렛(chiplet)을 하나의 연산 패키지로 통합하는 방식의 새로운 설계 기술을 적용하고 있다. 칩 설계 자동화(EDA) 소프트웨어 분야 선도 기업인 시놉시스 등은 최근 TSMC와 긴밀히 협력하며, 칩 설계 과정의 일부 복잡한 연산을 AI 소프트웨어가 대신 수행하도록 하고 있다. TSMC 관계자는 “사람이 이틀 걸릴 작업도 소프트웨어는 5분 만에 처리할 수 있다”고 강조했다. 또한 메타의 인프라 담당 엔지니어는 포럼 연설에서 기존 전자 연결 방식이 칩 내부 혹은 칩 간 정보 이동에 병목을 초래했지만, 향후 광연결 기술 도입을 통해 데이터 전송 지연을 크게 줄일 수 있다고 전망했다.

2025.09.26 11:22전화평 기자

"AI EDA로 반도체 넘어 산업 전반 혁신"…서병훈 케이던스 코리아 신임 대표 출사표

"AI EDA로 반도체 넘어 산업 전반 혁신"… 서병훈 케이던스 코리아 신임 대표 출사표 "3나노에 이어 2나노, 1나노 공정으로 발전하면서 반도체 설계·검증 부담은 10배 이상 증가하는 추세입니다. 그러나 인력을 그만큼 늘릴 수 없는 만큼 인공지능(AI)을 내재한 반도체 설계 툴(EDA)을 통해 자동화와 테스트벤치 생성으로 개발 기간과 비용을 획기적으로 줄이는 것이 핵심입니다." 7일 서울 송파구 롯데월드타워에서 만난 케이던스 코리아 서병훈 신임 대표는 이같이 말하며 AI 시대 EDA 혁신의 필요성을 강조했다. 삼성에서 케이던스로…20년 반도체 경험, 글로벌 전략가 서병훈 대표는 1993년 삼성전자에 입사해 20년 넘게 반도체와 시스템 분야를 두루 경험한 베테랑이다. 메모리사업부와 시스템LSI사업부에서 상품 기획과 마케팅을 맡으며 글로벌 고객과 협업을 직접 이끌었고, 이후 기업활동(IR)팀 부사장으로 대외 경영 전략을 총괄했다. 연구·개발부터 투자자 대응까지 밸류체인 전반을 경험한 셈이다. 그는 기술 전문성과 경영 통찰을 겸비한 인물로 평가받는다. 미국 카네기 멜론 대학에서 전자공학 석·박사를 취득해 기술 기반을 다졌고, 삼성전자에서 축적한 글로벌 네트워크와 파트너십 경험은 케이던스 코리아 사장으로서의 강점으로 작용한다. 업계가 그를 '전략가형 리더'라 부르는 이유다. 이 같은 배경으로 그는 한국 법인을 이끄는 동시에 아시아·태평양·일본(APJ) 지역 에코시스템 부사장 역할까지 맡아 글로벌 본사와 한국, 아시아 전체를 잇는 가교로 주목받고 있다. 국내 기업 협업으로 반도체 설계 생태계 강화 케이던스의 주력 서비스인 EDA 툴은 반도체 설계자들이 매일 사용하는 '작업 엔진'이다. 케이던스는 여기에 AI와 디지털 트윈을 접목해 차세대 혁신을 열고 있다. 밀레니엄(Millennium) 플랫폼은 초대규모 시뮬레이션을 가능하게 하는 AI 기반 슈퍼컴퓨터이고, 베리시움(Verisium)은 검증을 자동화해 수개월 걸리던 작업을 수주일 안에 마치도록 돕는다. 서 대표는 "반도체 개발 비용의 60~70%가 검증 과정에 쓰입니다. AI와 하드웨어 가속을 결합하면 개발 속도와 품질을 동시에 확보해 비용과 기간 부담을 크게 줄일 수 있습니다"라고 설명했다. 그는 이어 "세계에서 가장 복잡한 제품을 설계하는 곳이 한국입니다. 메모리, 모바일, 파운드리, 자동차 전자까지 고객들의 요구 수준이 매우 높습니다. 케이던스의 역할은 이들의 설계 엔진이 되어 복잡성을 풀고 경쟁력을 강화하는 데 있습니다"라고 강조했다. 서 대표는 한국이 반도체와 시스템 분야에서 기술 성숙도가 높고 글로벌 공급망과 밀접하게 연결돼 있어 국내 성과가 아시아 전체로 확산될 수 있다고 강조했다. "한국에서 성공하는 솔루션은 아시아 전체로 퍼져 나갑니다. 그만큼 한국은 시험대이자 기회의 장입니다." 이를 위해 그는 국내 주요 기업들과의 협업을 기반으로 생태계 확장을 추진하고 있다. 반도체뿐 아니라 모바일, 자동차, 시스템 기업들이 모두 케이던스의 기술을 활용하고 있으며, "파트너들과 기술을 공유하고 협력하는 방식이야말로 에코시스템을 키우는 핵심"이라고 말했다. 반도체 넘어 의료·항공까지 확장 오는 9일 열리는 '케이던스 라이브 코리아 2025'는 서 대표 취임 이후 처음으로 국내 고객과 직접 만나는 대규모 무대다. 그는 이 행사를 "AI와 디지털 트윈 기반의 차세대 설계 혁신을 공유하는 장"으로 규정하며 각오를 다졌다. 행사에는 삼성전자와 SK하이닉스를 비롯한 국내 주요 반도체 기업 임원들이 연사로 나서 최신 기술 동향과 실제 적용 사례를 발표한다. 글로벌 본사 임원들도 방한해 케이던스의 AI 내재화 EDA 전략, 3DIC·HBM 시뮬레이션, 밀레니엄, 베리시움 같은 핵심 플랫폼을 직접 소개할 예정이다. 서 대표는 "한국 고객들이 어떻게 설계 복잡성을 극복하는지, 케이던스가 어떤 솔루션을 제공하는지를 보여줄 기회"라며 "단순히 툴 공급을 넘어 한국 반도체와 시스템 산업이 직면한 복잡한 설계 과제를 함께 해결하는 파트너가 되겠다"고 말했다. 서 대표는 향후 AI를 통한 생산성 혁신이 반도체를 넘어 다양한 산업으로 확산될 것이라고 내다봤다. 그는 "EDA는 이제 의료, 항공, 제조 같은 영역으로 확장될 수 있다"며 "디지털 트윈을 활용하면 환자의 장기를 가상 모델로 분석하거나 항공기 전체를 시뮬레이션하는 것도 가능하다"고 말했다. 이어 "케이던스의 목표는 단순한 점유율 확대가 아닙니다. 한국 고객의 경쟁력을 높이는 것이 최우선"이라며 "AI와 디지털 트윈을 앞세워 더 빠르고 정확한 설계를 돕고, 한국이 세계 시장에서 더 큰 도약을 할 수 있도록 기여하겠다"라고 출사표를 던졌다.

2025.09.07 09:44남혁우 기자

키사이트 EDA, 인텔 파운드리와 'EMIB-T' 실리콘 브리지 기술 협력

키사이트테크놀로지스는 인텔 파운드리와 협력해 EMIB-T(Embedded Multi-die Interconnect Bridge-T) 기술을 지원한다고 13일 밝혔다. 이 기술은 인공지능(AI) 및 데이터 센터 시장에서 고성능 패키징 솔루션을 향상시키기 위한 첨단 혁신 기술로, 인텔 18A 공정 노드도 함께 지원한다. AI와 데이터 센터 워크로드의 복잡성이 증가함에 따라 칩렛과 3DIC 간의 안정적인 통신이 점점 더 중요해지고 있다. 차세대 반도체 애플리케이션의 성능 요구를 충족하려면 고속 데이터 전송과 효율적인 전력 공급이 필수적이다. 반도체 산업은 이러한 과제를 해결하기 위해 UCIe(Universal Chiplet Interconnect Express)와 BoW(Bunch of Wires)와 같은 새로운 오픈 표준을 도입하고 있다. 이들 표준은 첨단 2.5D/3D 또는 라미네이트·유기 패키지 내에서 칩렛과 3DIC 간 인터커넥트 프로토콜을 정의해 다양한 설계 플랫폼 간 일관되고 고품질의 통합을 가능하게 한다. 키사이트 EDA와 인텔 파운드리는 이러한 표준을 채택하고 칩렛의 규격 준수 및 링크 마진을 검증함으로써 칩렛 상호운용성 생태계를 확장하고 있다. 이번 협력은 개발 비용을 줄이고 위험을 완화하며 반도체 설계의 혁신 속도를 높이는 것을 목표로 한다. 키사이트 EDA의 칩렛 PHY 디자이너는 AI 및 데이터 센터 애플리케이션에 맞춘 고속 디지털 칩렛 설계를 위한 최신 솔루션으로, UCIe 2.0 표준에 대한 고급 시뮬레이션 기능과 BoW 표준 지원을 새롭게 제공한다. 이 솔루션은 시스템 수준의 칩렛 설계와 다이 간(D2D) 설계를 위한 고급 툴로, 실리콘 제작 전 검증을 가능하게 해 테이프아웃까지의 경로를 단축한다. 석 리 인텔 파운드리 생태계 기술 부문 부사장 겸 총괄 매니저는 “키사이트 EDA와의 EMIB-T 실리콘 브리지 기술 협력은 고성능 패키징 솔루션을 발전시키는 중요한 진전”이라며 “UCIe 2.0과 같은 표준을 통합함으로써 AI 및 데이터 센터 애플리케이션을 위한 칩렛 설계 유연성을 높이고, 혁신 속도를 가속화하며 고객들이 차세대 요구사항을 정확하게 충족할 수 있다”고 말했다. 닐 파셰 키사이트 디자인 엔지니어링 소프트웨어 부문 부사장 겸 총괄 매니저는 “키사이트 EDA의 혁신적인 칩렛 PHY 디자이너는 실리콘 제작 전 검증을 재정의하며 칩렛 설계자들이 빠르고 정확하게 검증할 수 있도록 돕고 있다”며 "설계 엔지니어들이 혁신을 가속화하고 제조 전에 발생할 수 있는 비효율적인 설계 반복을 줄일 수 있도록 지원하고 있다”고 밝혔다.

2025.08.13 10:46장경윤 기자

지멘스, 연례 EDA 포럼서 "시스템 기반 설계로 반도체 혁신 가속화"

지멘스 EDA 사업부는 국내 대표 연례 EDA 행사인 '지멘스 EDA 포럼(Siemens EDA Forum) 2025'을 개최하고, 설계, 검증 및 제조에 대한 통합적이고 전체적인 접근 방식을 소개했다고 15일 밝혔다. 지멘스 EDA 포럼 2025에서는 여러 업계 전문가, 지멘스 EDA 전문가, 고객 및 파트너가 모여 새로운 관점을 공유하고 IC 및 시스템 설계의 모범 사례를 공유했다. 이 행사에서 지멘스 EDA의 마이크 엘로우(Mike Ellow) CEO는 기조 연설을 통해, 소프트웨어 인텔리전스와 실리콘 성능의 융합을 통해 전례 없는 기술 역량과 시장 기회를 창출하는 새로운 설계 패러다임을 소개했다. 마이크 엘로우 지멘스 EDA CEO는 “우리는 준비되어 있는가? AI 중심, 소프트웨어 정의 세계에서의 성공 전략”이라는 기조 연설을 통해, 반도체 산업이 글로벌 변화를 주도하는 핵심이라는 점을 강조했다. 이러한 급진적인 전환은 컴퓨팅 인프라에 있어 유례없는 수요를 만들어내고 있다. AI 연산은 기하급수적으로 성장하고 있으며, 그에 따른 연산 자원의 확장은 전 세계적으로 핵심적인 과제가 되었다. 이에 대응하기 위해 새로운 세대의 소프트웨어 혁신이 출현하고 있으며, 복잡해지는 컴퓨팅 환경을 조율하고 최적화하며 통합 관리할 수 있는 솔루션에 대한 수요는 날로 증가하고 있습니다. 이 모든 변화의 중심에는 '반도체'가 존재하며, 반도체는 이제 소프트웨어 정의 경제의 핵심 기반으로서 그 중요성이 날로 커지고 있다. 하지만 기업이 이 거대한 변화의 흐름 속에서 경쟁력을 확보하려면, 단순한 기술 도입 이상의 전략이 필요하다. 현재 전 세계 전자 설계팀들은 물리적 한계에 직면한 스케일링 문제, 다양한 도메인의 설계 복잡성, 시스템 통합 단계에서의 단절된 데이터 흐름, 그리고 엔지니어링 인력 부족이라는 복합적인 도전에 직면하고 있다. 이러한 도전을 극복하기 위해 필요한 핵심 전략은 '디지털 트윈(Digital Twin)'의 전면적인 활용이다. 단순한 시뮬레이션을 넘어선 디지털 트윈은 생산 수준의 AI 도구 도입, 체계적인 요구사항 캡처 방식 확립, 그리고 소프트웨어·하드웨어 동시 설계를 가능케 하는 통합적 접근을 요구한다. 지멘스는 전자 시스템 설계를 위한 가장 포괄적인 디지털 트윈 프레임워크를 제공함으로써, 기업들이 변화하는 환경에 민첩하게 대응하고 통합적인 설계 접근 방식을 채택할 수 있도록 지원한다. 지멘스는 앞으로도 고객과 파트너와의 긴밀한 협력을 통해, AI 중심의 소프트웨어 정의 세계에서 기업들이 경쟁력을 확보하고 지속 가능한 성공을 거둘 수 있도록 혁신을 지속할 것이다. 지멘스 EDA는 시스템 설계에 대한 통합 접근 방식과 포괄적인 EDA 솔루션이 결합되어 반도체 혁신을 주도하는 리더로 자리매김하고 있다. 지멘스 EDA의 포괄적인 디지털 트윈 기술은 복잡한 전자 시스템의 설계, 검증 및 제조에 중요한 역할을 한다. 디지털 트윈은 물리적 시스템 또는 제품을 가상으로 표현한 것으로, 전자 설계 자동화(EDA)의 맥락에서 전자 시스템 개발의 다양한 측면을 포괄한다. 지멘스 EDA는 조기 소프트웨어 검증, 제조 인식 설계, AI로 강화된 설계 자동화 기술, 개방형 에코시스템 지원, 첨단 EDA 툴을 제공하고 있으며 고객들이 차세대 고품질 첨단 시스템을 개발할 수 있도록 지원하고 있다.

2025.07.15 14:40장경윤 기자

美, EDA 업체 중국 수출 금지...K반도체에 영향은?

미국 정부가 자국의 반도체 전자설계자동화(EDA) 업체에 대해 중국 수출을 제한했다. 이는 중국의 반도체 산업 부상을 견제하려는 의도로 해석된다. 다만, 중국 내 생산 거점을 운영 중인 삼성전자와 SK하이닉스 등 국내 반도체 기업에 미치는 영향은 크지 않을 것으로 보인다. 최근 외신 및 반도체 업계에 따르면 미국 상무부 산업안보국(BIS)은 시놉시스, 케이던스, 지멘스 등 반도체 EDA 기업에 중국 기업과 거래를 즉각 중단하라고 요구했다. 로이터는 사안에 정통한 소식통을 인용해 “미국이 많은 기업에 허가 없이 중국으로 상품을 운송하는 것을 중단하라고 명령했으며, 특정 공급업체에 이미 부여한 허가를 취소했다”고 보도했다. 이에 시놉시스는 중단 요구가 도착한 현지시간 29일부터 중국에서의 판매를 중단했으며, BIS의 추가 요구가 있을 때까지 중국의 새로운 주문을 받지 않는다는 방침이다. BIS의 이 같은 요구는 케이던스, 지멘스 등에도 도착한 것으로 전해진다. EDA 소프트웨어는 반도체 설계 과정을 자동화하는 핵심 도구이다. 엔비디아, 애플 등 글로벌 기업의 첨단 칩 설계와 시뮬레이션, 검증, 제조, 테스트 등에도 필요하다. 산업 전체에서 차지하는 비중은 크지 않지만 차세대 반도체 설계·검증에는 필수적이다. 삼성전자와 SK하이닉스도 위에 언급된 업체들의 EDA를 활용하고 있다. 다만 국내 반도체 기업의 중국 공장 운영에는 무리가 없을 것으로 관측된다. EDA가 설계 툴인 만큼 칩을 양산하는 과정에 큰 영향을 미치지 않을 것이라는 분석이다. 메모리 업계 관계자는 “설계 툴이다보니 생산 시설인 중국 공장에 당장 큰 영향은 없을 것으로 보인다”고 말했다. 다른 메모리 업계 관계자는 “국내 메모리 양사의 중국 공장이 생산 법인이다보니 EDA와 무관하다”며 실제 미치는 영향이 적다고 선을 그었다.

2025.05.31 11:11전화평 기자

美, 對中 수출 통제 불똥...시놉시스, 실적 전망 철회

미국 반도체 SW(소프트웨어) 기업 시놉시스가 하루만에 실적 전망을 철회했다. 로이터통신은 미국이 중국에 대한 엄격한 수출 제한에 나서면서 반도체 설계 SW 판매에 불확실성이 커졌다며 29일(현지시간) 이같이 보도했다. 앞서 28일 시놉시스는 미국 상무부 산업안보국(BIS)으로부터 중국과 관련된 새로운 수출 제한 사항을 전달받았다고 밝힌 바 있다. 이번 수출 제한은 반도체용 전자 설계 자동화(EDA) SW를 공급하는 회사들이 중국 고객에게 제품을 공급하려면 라이센스가 필요하다는 내용을 골자로 한다. 대표적인 EDA 업체로는 시놉시스, 케이던스, 지멘스 EDA 등이 있다. 지멘스 대변인은 “새로운 제한 조치의 영향을 완화하기 위해 전 세계 고객과 협력할 것”이라고 밝혔다. 케이던스는 "새로운 요구 사항은 복잡하며, 사업과 재무 결과에 미치는 영향을 평가하면서 더 자세한 설명을 얻기 위해 BIS와 협력하고 있다"고 전했다. 로이터는 미국이 이번 제한 조치를 통해 중국이 주요 산업에 필요한 제품 조달을 막겠다는 목적을 갖고 있다고 설명했다. 한편 회사의 주가는 약 2% 하락한 상태로 마감한 후, 시간 외 거래에서 소폭 더 떨어졌다.

2025.05.30 09:56전화평 기자

인텔 파운드리 "1.4나노급 인텔 14A 2027년 리스크 생산"

인텔이 29일 오전(미국 현지시간) 진행된 '인텔 파운드리 다이렉트 커넥트 2025' 행사 기조연설에서 차세대 반도체 공정 로드맵과 주요 파트너십을 공개했다. 립부 탄 인텔 CEO는 이날 외부 고객사와 협업을 강화하는 파운드리 전략을 강조하며, 시높시스, 지멘스 등 주요 EDA 업체들과 협력 현황을 소개했다. 인텔에 따르면 1.8나노급 '인텔 18A'(Intel 18A) 공정은 이미 내부 목표치에 근접한 수율을 달성했으며, 첫 제품인 '팬서레이크'(Panther Lake) PC 프로세서는 올 연말 출시될 예정이다. 이날 립부 탄 CEO는 "인텔 최우선 과제는 고객의 목소리에 귀 기울이고, 그들의 성공을 가능하게 하는 솔루션을 창출함으로써 신뢰를 얻는 것이며 인텔 전반에 걸쳐 엔지니어링 중심의 문화를 강화하고 파운드리 생태계 전반의 파트너십을 강화하고 있다"고 강조했다. 립부 탄 CEO, 업계 표준 EDA 업체와 협업 강조 인텔은 수 년간 자체 설계한 반도체를 생산하는 데 집중해 왔다. 그러나 팻 겔싱어 전임 CEO가 2021년 취임하며 'IDM(종합반도체기업) 2.0' 모델을 내세운 뒤로 외부 고객사와 협업이 중요해졌다. 외부 팹리스 등 고객사가 제품을 설계하고 생산하려면 업계 표준화된 전자설계자동화(EDA) 소프트웨어 업체와 협업이 필수적이다. 이날 립부 탄 인텔 CEO는 주요 EDA 업체 인사를 무대로 불러 진척 상황을 소개하는 데 많은 시간을 할애했다. 사신 가지(Sassine Ghazi) 시높시스 CEO는 "인텔이 업계 표준을 따르기 시작하면서 과거 10나노급 대비 인텔 18A 공정 기반 설계 난이도는 1/3 가량으로 낮아졌으며 이것은 커다란 진전"이라고 평가했다. 마이크 엘로우(Mike Ellow) 지멘스 EDA CEO는 "지멘스 EDA는 인텔 18A IP(지적재산권) 최적화를 진행중이며 차기 공정인 인텔 14A 최적화도 함께 진행중"이라고 설명했다. 인텔 18A 혼선 정리... "팬서레이크 첫 제품 올 연말 출시" 지난 3월 말 진행된 '인텔 비전 2025' 행사에서는 차세대 PC 프로세서 '팬서레이크'(Panther Lake) 양산에 쓰이는 1.8나노급 '인텔 18A' 생산 시작 시기를 두고 일부 혼선이 일기도 했다. 이날 립부 탄 인텔 CEO는 "인텔 18A 공정에서 생산된 팬서레이크 중 최초 제품은 올 연말에 등장하며 더 많은 제품은 2026년 상반기에 출시될 것"이라고 보다 명확히 설명했다. 나가 찬드라세카란 인텔 파운드리 COO(수석부사장)는 "인텔 18A 공정 수율은 이미 내부 목표치에 접근한 상태이며 올 하반기부터 고객사 제품을 생산할 수 있을 것"이라고 밝혔다. 이어 "더 다양한 용도로 쓰일 파생 공정인 인텔 18A-P는 인텔 18A 공정과 설계 단계에서 호환성을 지녔으며 최대 8% 성능 향상을 가져올 것"이라고 덧붙였다. 인텔 14A에 2세대 리본펫 투입... 2027년부터 생산 케빈 오버클리(Kevin O'Buckley) 인텔 파운드리 수석부사장은 "오는 2027년부터 생산을 시작할 1.4나노급 인텔 14A 공정에는 2세대 리본펫(RibbonFET) 트랜지스터와 2세대 반도체 후면 전력전달(BSPDN) 기술인 '파워다이렉트'가 투입될 것"이라고 설명했다. 그는 "인텔 18A에서 얻은 교훈을 토대로 인텔 14A를 설계중이며 파운드리 생태계 파트너와 초기 단계부터 협업하고 있다. 오는 2027년부터 리스크 생산에 돌입할 것"이라고 설명했다. 인텔은 2023년 말 미국 오레곤 주 힐스보로 D1X 팹(반도체 제조시설)에 고개구율(High-NA) 극자외선(EUV) 장비인 ASML '트윈스캔 EXE:5000' 노광장비를 인도받았다. 현재는 총 두 대 장비를 인도받았다. 나가 찬드라세카란 COO는 "인텔 14A 공정에 기존 EUV나 고개구율 EUV 기술 중 어느 쪽이나 활용할 수 있으며 설계 규칙(Design Rule)은 양쪽 모두 호환된다. 어느 쪽으로 가든 고객사에는 영향이 없을 것"이라고 설명했다. 인텔 16 공정, 첫 고객사 미디어텍 제품... 아일랜드서 생산 케빈 오버클리 수석부사장은 "기존 성숙된 공정은 고객사에게 도움을 줄 뿐만 아니라 건강한 파운드리 사업을 만드는 데 중요한 기존 설비 활용도 가능하게 한다"며 기존 10나노대 공정 활용 방안도 설명했다. 인텔 파운드리가 아일랜드 리슬립(Leixlip)에서 운용하는 인텔 16 공정은 2011년부터 상용화된 22nm(나노미터)급 공정을 개선한 것이다. 2004년 완공된 생산시설 '팹 24'(Fab 24)를 활용한다. 인텔 16 공정 첫 고객사는 대만 팹리스 미디어텍이다. 인텔 파운드리와 미디어텍은 2022년 7월 스마트 엣지 디바이스용 칩 생산 계약을 마치고 2023년 초 대량생산 예정이었다. 그러나 실제 대량 생산 시점은 2년 뒤인 올해로 밀렸다. 인텔은 지난 해 1월 대만 파운드리인 UMC(聯華電子)와 12나노급 반도체 생산 공정 '인텔 12'도 공동 개발한다고 밝혔다. 실제 생산은 미국 애리조나 주 챈들러의 기존 설비를 그대로 활용한다. 케빈 오버클리 수석부사장은 "UMC가 보유한 기술 개발, 설계 지원, 그리고 신뢰받는 고객 네트워크의 강점을 적극 활용중이며 파생 제품도 양사가 함께 기획중"이라고 설명했다. 4족보행 로봇 기반 설비 이상 점검 AI 솔루션도 공개 인텔은 이날 행사에서 파운드리 내 각종 설비를 원격으로 점검할 수 있는 보스턴다이내믹스 4족보행 로봇 '스팟' 기반 AI 솔루션을 공개하기도 했다. 무대에 오른 인텔 관계자는 "열화상카메라를 이용해 이상 고온 등을 감지하고 수집한 데이터를 설비 관리에 활용할 수 있다"고 설명했다. 인텔은 행사를 앞두고 공식 웹사이트에서 기조연설 등장 연사로 미디어텍 외에 마이크로소프트와 퀄컴 임원도 등장할 것이라고 사전 안내했지만 이는 실현되지 않았다. 인텔은 지난 해 행사에서 1.0나노급 '인텔 10A' 공정이 존재한다는 사실을 공개하기도 했다. 이날 기조연설에는 해당 공정에 대한 언급이 없었다.

2025.04.30 08:54권봉석 기자

소테리아, 설계 자동화 툴 'DEF 지니' 개발…"AI칩 시장서 우위 확보"

국내 팹리스 기업 소테리아는 자체 개발한 고성능컴퓨팅 칩, 전자설계자동화(EDA) 툴로 AI 반도체 시장을 공략한다고 11일 밝혔다. 소테리아의 핵심 경쟁력은 삼성전자, SK하이닉스, 인텔, 애플 등에서 20년 이상의 경력을 쌓은 베테랑 엔지니어들로 구성된 인력 구조에 있다. 이를 바탕으로 SoC 설계 기술과 메모리 분야의 커스텀 설계 기술을 융합한 하이브리드 설계 방법론을 확립해, 업계에서 독보적인 기술력을 선보이고 있다. 실제로 소테리아는 회사의 첫 제품인 'MIK-100'의 시범 생산을 완료하고 양산 준비에 박차를 가하고 있다. 해당 반도체는 국내 최초로 삼성파운드리의 최첨단 4나노미터 초저전력 핀펫(FinFET) 공정을 활용한 제품이다. 또한 MIK-100 설계 과정에서 축적한 양산 개발 노하우를 바탕으로, 업계 최초로 DEF(Design Exchange Format) 데이터베이스 자동 생성 툴인 'DEF 지니(DEF Genie)'를 성공적으로 개발했다. DEF 데이터베이스는 반도체 칩의 물리적 도면 정보를 담고 있는 중요한 자료다. 특히 복잡한 계층 구조를 가진 커스텀 설계 방식의 칩에서 구축이 까다로운 것으로 알려져 있다. 'DEF 지니'는 이러한 복잡한 계층 구조를 분석하고 수정해 단순화된 구조로 전환시키는 혁신적인 설계 자동화 툴이다. 이를 통해 SoC 설계 방법론에서 사용되는 다양한 분석 툴의 효율적 활용이 가능해지고, 설계 데이터베이스의 무결성 검증이 용이해졌다. 또한 전체 설계 기간을 크게 단축시키는 효과를 얻을 수 있게 됐다. 김종만 소테리아 대표는 "우리 회사의 강점인 융합 설계 방법론과 'DEF 지니' 같은 혁신적인 툴 개발을 통해 AI 반도체 시장에서 기술적 우위를 확보해 나갈 것"이라고 밝혔다.

2025.03.11 15:04장경윤 기자

지금 뜨는 기사

이시각 헤드라인

삼성·SK, 낸드 마진율 역대 최대치 찍는다…"10년 간 없던 일"

[르포] 코어·모터·가공까지…뉴로메카 포항 생산거점 승부수

[르포] 솔리드웍스, CAD 플랫폼 틀 깨다…"창의적 설계 환경 구축"

출신학교 채용 차별 방지법 '찬vs반' 물었더니

ZDNet Power Center