中 CXMT, 연내 15나노 D램 개발 노린다…삼성·SK 추격 속도
중국 CXMT(창신메모리)가 차세대 D램 개발에 속도를 내고 있다. 최근 상용화한 첫 DDR5 제품에 기존 계획대로 17나노미터(nm)를 적용하는 대신, 한층 진보된 16나노를 채용했다. 이에 더해 차세대 기술인 15나노 역시 기존 공정을 토대로 개발에 뛰어든 상황이다. 연내 개발이 목표로, 이르면 내년 하반기에 해당 공정을 상용화할 수 있을 것으로 전망된다. 최근 최정동 테크인사이츠 박사는 기자와의 서면 인터뷰에서 CXMT 최신 D램 기술력에 대해 이같이 평가했다. 앞서 테크인사이츠는 지난달 중국 메모리 판매사 글로웨이가 출시한 DDR5 모듈(16GBx2 DDR5-6000 UDIMM)을 분해했다. 그 결과 해당 제품에서는 CXMT가 제조한 16Gb(기가비트) DDR5 16개가 발견됐다. CXMT의 16Gb DDR5 칩 사이즈는 66.99mm2로, 비트 밀도는 0.239Gb/mm2다. 비트 밀도는 메모리 단위 면적당 저장되는 데이터의 양을 나타낸다. 밀도가 높을 수록 메모리의 성능 및 효율성이 향상된다. 또한 CMXT DDR5의 회로 선폭은 16나노미터(nm)로 추산됐다. CXMT는 해당 공정을 'G4'로 표기한다. 이전 세대인 G3(18나노) 대비 D램의 셀 크기를 20% 줄였다. 삼성전자·SK하이닉스 등은 지난 2016년 16나노 D램을 상용화한 바 있으며, '1y'로 표기한다. G4 양산 16나노로 앞당긴 CXMT…기술 자신감 CXMT는 중국 정부의 지원 하에 그동안 첨단 D램 개발 및 생산능력 확대를 적극적으로 추진해 온 기업이다. 주력 생산제품은 17~18나노 공정 기반의 DDR4·LPDDR4X 등 레거시 제품이었으나, 지난해 11월 자국 최초로 LPDDR5를 공개했다. 나아가 올해 초에는 DDR5 상용화에도 성공했다. 특히 CXMT는 이번 DDR5에 적용된 G4 공정에서 자신감을 확보했다는 분석이다. 당초 계획 대비 차세대 공정 개발 속도가 빨라진 것으로 나타났다. 최 박사는 "CXMT는 17나노와 16나노 공정 개발을 동시에 진행해 왔고, 17나노 개발 후 자신감을 갖고 16나노를 연이어 개발 완료할 수 있었다"며 "때문에 G4 공정을 17나노로 양산하지 않고, 애초에 내부적으로 'G5'로 계획했던 16나노를 G4로 양산한 것"이라고 설명했다. 다음 타깃은 15나노…연내 개발·내년 상용화 가능성 이에 따라 CXMT의 G5 공정 개발 목표는 15나노가 될 것으로 예상된다. 미국의 첨단 반도체 제조장비 수출 규제로 EUV(극자외선) 등 첨단 제조장비를 도입할 수는 없으나 , 기존 보유한 장비로도 차차세대 공정까지 충분히 개발 및 양산이 가능할 전망이다. 최 박사는 "기존 장비들로 셀 면적을 더 줄이면 원가 경쟁력에 큰 문제가 없기 때문에, 향후 G5와 G6 등도 기존 공정을 활용한 개발 및 양산이 이뤄질 것"이라며 "마이크론 역시 13나노급 첨단 D램 공정까지도 EUV를 사용하지 않고 있다"고 밝혔다. 삼성전자·SK하이닉스가 '1z'라 부르는 15나노 D램을 개발한 시기는 2019년이다. 현재 양사는 1b(12나노급 D램)의 양산에 집중하고 있다. 이를 고려하면 한·중간 메모리 격차는 여전히 존재하나, 중국 기업들의 추격이 점점 거세지고 있다는 점은 경계할 필요가 있다는 지적이 나온다. 최 박사는 "CXMT의 G5 공정은 올 연말까지 개발하는 것이 목표고, 내년도 샘플링이 완료되면 내년 하반기 시중에서 G5 공정을 확인할 수 있을 것으로 예상한다"며 "물론 초기 수율이 좋지 않을 수 있다"고 말했다. 물론 CXMT에게도 난관은 있다. 첨단 D램 제조에는 EUV와 같은 노광 외에도 HAR(고종횡비), 극저온 식각 등 여러 첨단 공정이 필요하다. 이들 장비 역시 미국의 규제로 수급에 어려움이 있어, 현재 중국 기업들은 기존 장비의 공정 최적화, 국산화 등을 적극 추진하고 있다.
