삼성전자, 차세대 D램 'D0a' 로드맵 수정…하이브리드 본딩 앞당긴다

삼성전자가 차세대 D램 개발 전략을 수정했다. 기존 프로젝트성으로 개발되던 'B1b' 기술을 최근 정식 로드맵에 편입하고, 이를 첫 10나노미터(nm) 미만 D램인 'D0a'로 명명한 것으로 파악됐다. 당초 삼성전자 D0a은 수직트랜지스터(VCT) D램을 지칭하던 공정이었다. 대신 VCT D램은 'D0a-V'라는 별도 명칭으로 분류됐다. 삼성전자가 D0a의 명칭을 변경한 이유는 범용 D램 내 최첨단 패키징 도입을 앞당기기 위한 조치이다. B1b는 웨이퍼투웨이퍼(W2W) 하이브리드 본딩을 적용해 내부 집적도를 높이는 기술을 뜻한다. 사안에 정통한 관계자는 "당초 B1b는 연구개발은 되고 있었으나 삼성전자의 정식 로드맵에는 없던 공정이다. 이번 전략 수정으로 D0a에 편입된 것"이라며 "삼성전자가 B1b D램의 발빠른 상용화를 적극적으로 추진 중이란 의미"라고 설명했다. 삼성전자, D0a 명칭 VCT D램→B1b로 전환 23일 지디넷코리아 취재에 따르면 삼성전자는 차세대 D램 D0a의 개념을 기존 VCT D램에서 B1b로 전환했다. D램은 내부 회로선폭을 줄이는 방식으로 진화해 왔다. 가장 최근 상용화된 D램은 1c(6세대 10나노급)다. 선폭은 11~12나노 수준이다. 차세대 제품인 1d(7세대 10나노급)는 10~11나노로, 사실상 마지막 10나노급 D램에 해당한다. 다만 이때 선폭은 실제 물리적인 수치가 아닌, 성능을 가늠하기 위한 마케팅 용어다. 첫 10나노 미만 D램인 D0a를 구현하기 위해 삼성전자는 다양한 기술적 변혁을 시도해왔다. 대표적 기술이 B1b다. B1b는 메모리 셀과 주변부 구동회로인 페리를 각각 다른 웨이퍼에 제조한 뒤 붙이는 기술이다. 페리 위에 셀을 얹는 구조다. 기존 셀과 페리를 한 웨이퍼에 모두 집적하는 방식 대비 셀을 밀도 있게 배치하는 데 유리하다. 셀과 페리에 각각 최적화된 공정을 적용할 수 있다는 점도 장점이다. B1b에는 W2W 하이브리드 본딩을 적용한다. 하이브리드 본딩은 각 칩의 구리 배선을 직접 연결해 붙인다. 작은 돌기(범프)로 칩을 연결하는 기존 패키징 대비 칩 집적도와 성능을 높일 수 있다. 400단 이상 고적층 낸드에서도 W2W 하이브리드 본딩 채용이 본격화된다. W2W는 웨이퍼와 웨이퍼를 붙인다는 의미다. B1b 서두르는 이유…"VCT D램 도입엔 시간 더 필요" 삼성전자 D0a 공정으로 불리던 VCT D램은 파생격인 D0a-V로 변경됐다. VCT는 D램 셀(메모리를 저장하는 최소 단위) 내부에 수평으로 배치되던 트랜지스터를 수직으로 세우는 기술이다. 트랜지스터 구조를 수직으로 변경하면 셀 면적을 줄일 수 있다. 기존 셀 면적은 가로·세로 기준 치수(F:Feature)를 곱해 6F²(스퀘어)였다. VCT 적용 시 이를 4F스퀘어로 변경 가능하다. 셀 면적이 작아지면 동일한 면적에 더 많은 셀을 집적할 수 있다. 다만 VCT D램은 기술적 난이도가 매우 높은 것으로 평가받는다. 트랜지스터를 수직으로 형성하기 위한 고종횡비 식각 기술, 셀 면적 감소에 따른 누설 전류 증가를 해결하기 위한 신소재 적용 등이 필요하다. 반면 B1b와 같은 W2W 하이브리드 본딩은 CMOS 이미지센서, 고적층 낸드 등 기존 반도체 제조공정에서 이미 양산 적용된 바 있다. 이에 삼성전자는 D0a 공정 구현의 우선 순위를 기존 VCT D램에서 B1b로 변경한 것으로 풀이된다. 또 다른 관계자는 "디자인 상으로 VCT보다 B1b가 상용화 허들이 더 낮아서, 업계에서는 B1b 기술 선제 도입이 유력한 것으로 보고 있다"며 "삼성전자 내부에서도 VCT보다 B1b 도입을 더 서두르는 분위기"라고 말했다. B1b, 차세대 AI 메모리 'HBM5' 사업에도 큰 영향 B1b는 삼성전자의 차세대 고대역폭메모리(HBM) 사업에서도 큰 역할을 할 수 있다. 현재 삼성전자는 B1b를 HBM5(8세대)에 적용하는 방안을 검토하고 있다. HBM5는 오는 2029년께 양산에 들어갈 것으로 예상되는 제품이다. 삼성전자는 전작인 HBM4E 대비 동작속도를 약 50% 이상 높이는 것을 목표로 제품을 개발하고 있다. 한편 B1b 기반 D0a D램이 실제 상용화 궤도에 오르는 시점은 빨라야 2년 후 정도로 추산된다. 업계는 구체적인 양산 투자 일정이 내년 중반께 확정될 것으로 보고 있다. 물론 VCT D램도 지속 병행개발되고 있다. 향후에는 B1b를 기반으로 VCT D램, 3D D램 등이 개발될 가능성도 있다는 게 업계의 평가다. 3D D램은 셀 자체를 수직으로 적층하는 기술로, VCT D램 이후 도입될 제품이다. 최정동 테크인사이츠 수석부사장은 "B1b는 궁극적으로 VCT D램이나 3D D램과 병행 적용될 것"이라며 "셀과 페리를 분리 제조할 경우 얻게되는 이점이 많아, 하이브리드 본딩은 하나의 플랫폼으로서 향후 D램 셀 아키텍처에 함께 적용될 것"이라고 설명했다.