"개발기간 9개월로 단축"… 삼성 파운드리, 2나노·DTCO로 AI칩 승부수
삼성전자 파운드리 사업부가 팹리스 고객이 칩 제조사를 고를 때 가장 중시하는 공정 경쟁력, 개발속도, 인프라 준비 3대 수요를 정조준한 맞춤형 솔루션으로 인공지능(AI) 반도체 생태계 주도권 확보에 나섰다. 김낙신 삼성전자 파운드리 사업부 SAFE-IP그룹 그룹장은 15일 'IP-SoC 데이 코리아 2026'에서 맞춤형 전략과 함께 주요 고객사 성공 사례를 공유했다. 김 그룹장은 "AI 패러다임 전환으로 릴리스 속도가 빨라지면서 고객사는 1년 안에 새로운 칩을 만들어야 하는 상황에 직면했다"며 "삼성 파운드리는 고객의 3대 핵심 수요를 완벽히 지원하는 맞춤형 솔루션으로 생태계 주도권을 확보하고 있다"고 강조했다. IP-SoC 데이는 반도체 설계자산(IP) 마켓플레이스를 운영하는 디자인&리유즈(D&R)에서 개최하는 컨퍼런스다. 매년 한국, 미국, 중국, 유럽 등에서 열린다. 공정·속도·인프라 3박자 갖춘 맞춤형 솔루션 삼성 파운드리는 설계기술 공정 최적화(DTCO)를 앞세울 계획이다. 향후 2년 내 양산이 목표인 2nm(나노미터, 10억분의 1m) 공정과 2029년 양산을 준비 중인 1.4나노를 통해 공정 경쟁력을 강화해 공략하는 것이다. 김 그룹장은 "선단 공정으로 갈수록 트랜지스터 자체 개선보다 DTCO를 통한 성능 향상 비중이 커지고 있다"며 "최소한의 금속층만으로 설계를 최적화하는 혁신적 디자인 플로를 통해 고객이 자사 애플리케이션에 맞게 성능을 조정할 수 있고, 이를 통해 최대 30% 파워 개선을 달성했다"고 설명했다. 이어 "여기에 AI 가속기용 커스텀 S램을 적용하면 포트 구성에 따라 최대 2배까지 성능·전력·면적(PPA) 개선 효과를 볼 수 있다"고 덧붙였다. 설계 병목도 해소해 개발 가속화를 돕는다. 삼성 파운드리는 공정 미세화와 함께 늘어나는 튜닝 옵션을 효율적으로 관리하도록 자동화 스크립트 세트 'PPA 패키지'를 제공한다. 이를 통해 적은 반복만으로 목표 성능에 도달할 수 있다. 케이던스, 시놉시스와 함께 개발한 AI 기반 마이그레이션 툴을 적용하면 기존 설계를 새 공정으로 전환하는 시간을 최대 64%까지 단축할 수 있다는 게 김 그룹장 설명이다. 고객이 공정을 선택하는 즉시 설계에 착수할 수 있는 환경도 구축한다. 김 그룹장은 "AI 칩 설계 시 S램 요구량이 폭증하는 추세에 맞춰 S램 포트폴리오를 지난해 대비 60% 이상 늘려 올해 121개까지 확대했다"며 "차세대 고속 인터페이스 IP도 선단 공정부터 성숙 공정까지 선제적으로 준비해 고객 선택지를 넓혔다"고 말했다. 이론을 현실로 증명한 3대 성공 사례 삼성 파운드리는 맞춤형 솔루션이 실제 시장 성과로 이어지고 있다며 주요 고객사 세 가지 성공사례를 공유했다. 첫 번째는 국내 대표 AI 가속기 기업 사례다. 삼성의 4나노 공정을 활용해 고대역폭메모리(HBM), 신경망처리장치(NPU) 등 다수의 다이를 실리콘 인터포저 위에 집적한 멀티다이 제품이다. 총체적인 전력·신호 무결성(PI/SI) 솔루션 지원으로 전력 효율을 최적화하며 현재 양산 중이다. 김 그룹장이 밝히진 않았지만, 해당 기업은 리벨리온으로 추정된다. 두 번째는 거대한 칩 면적을 가진 그록의 초대형 LPU 가속기 사례다. 700㎟ 이상 대형 다이에 4GB 이상 맞춤형 S램을 집적하면서도 안정적인 수율을 확보하는 난제를 해결했다. 고속 인터페이스 IP 브링업과 로직 리던던시 기술을 통해 수율과 목표 성능(PPA)을 모두 잡았다. 해당 사례 주인공은 엔비디아에 인수된 그록으로 보인다. 세 번째는 차세대 자율주행 시장을 이끄는 2나노 차량용 칩이다. 통상 2~3년이 걸리는 개발기간을 9개월로 단축하는 데 성공했다. 설계 마이그레이션 솔루션과 초기 PPA 분석, AI·머신러닝 기반 자동화 플랫폼을 총동원해 초고속 테이프아웃을 이뤘다. 해당 기업은 미국 테슬라로 추정된다. 김 그룹장은 "혁신적인 개발기간 단축은 단순 우연이 아니라 삼성 파운드리의 철저한 인프라 준비와 세이프 에코시스템 파트너들과 긴밀한 협력이 만든 결과"라고 강조했다.
