ZDNet 검색 페이지

'3D 패키징'통합검색 결과 입니다. (12건)

EVG, '세미콘 코리아 2025'서 HBM·3D D램용 본딩 솔루션 공개

오스트리아에 본사를 둔 반도체 장비기업 EV그룹(EVG)은 오는 19일부터 21일까지 서울 코엑스에서 개최되는 '세미콘 코리아 2025'에서 업계 선도적인 'IR 레이어릴리즈(LayerRelease)' 템포러리 본딩 및 디본딩(TBDB) 솔루션 등을 선보인다고 17일 밝혔다. EVG는 인공지능(AI) 가속기와 고성능 컴퓨팅(HPC)의 핵심 구성요소인 HBM(고대역폭메모리) 및 3D DRAM의 개발 과 생산을 지원하는 TBDB 솔루션을 포함해, 업계에서 가장 포괄적인 웨이퍼 본딩 솔루션을 제공한다. 세미콘 코리아는 미래를 만들어 나가는 핵심 트렌드를 선보이는 세계 최고의 반도체 기술 전시회 중 하나로, 올해 행사에서는 AI와 함께 첨단 패키징, 지속 가능한 반도체 제조 등이 주요 주제로 다뤄질 전망이다. EVG의 IR 레이어릴리즈 기술은 완전한 프런트엔드 호환성을 갖춘 레이어 분리 기술로, 실리콘을 투과하는 파장대를 갖는 적외선(IR) 레이저를 사용하는 것이 특징이다. 이 기술은 특수하게 조성된 무기질 레이어와 함께 사용할 경우, 초박형 필름이나 레이어를 실리콘 캐리어로부터 나노미터 정밀도로 분리할 수 있으며, 업계 최고 수준의 디본딩 처리량을 제공한다. 토르스텐 마티아스 EVG 아태지역 세일즈 디렉터는 “차세대 HBM과 3D D램의 개발 및 양산을 가속화하는 것은 한국 반도체 업계의 최우선 과제이고, 이는 TBDB기술의 혁신을 필요로 한다"며 "EVG의 IR 레이어릴리즈 기술을 적용하면 더 얇은 두께의 다이를 구현함으로써 HBM을 더 높이 적층할 수 있기 때문에, 기계적 디본딩의 필요성을 없애 준다"고 밝혔다. 또한 IR 레이어릴리즈는 실리콘 캐리어 사용을 지원하면서, 기계적 디본딩 공정을 1:1 대체하여, 현재 및 차세대 적층 메모리 공정을 모두 지원한다. 뿐만 아니라 프런트엔드 호환성을 제공하므로 퓨전 및 하이브리드 본딩 공정과도 결합할 수 있어 차세대 메모리 및 비메모리 반도체에 필수적인 초박형 웨이퍼 및 필름 프로세싱에도 이상적이다. HBM과 3D D램은 높은 대역폭, 낮은 지연 시간, 저전력 특성을 최소형으로 제공하기 때문에, 점점 더 증가하는 AI 학습 애플리케이션의 수요에 대응하기 위한 유망한 반도체 기술로 부상하고 있다. TBDB는 이러한 첨단 메모리 칩 제조에 필수적인 칩 적층 공정 중에 핵심이다. 기계적 디본딩과 같은 기존의 디본딩 방식은 차세대 HBM과 같이 매우 복잡한 설계의 초박형 웨이퍼를 위한 충분한 정밀도를 제공하지 못한다. EVG의 IR 레이어릴리즈 솔루션은 정밀성, 더 높은 수율, 더 낮은 소유 비용, 환경에 대한 영향, 그리고 미래 대응 능력 측면에서 한국을 비롯한 전세계 메모리 반도체 및 기타 디바이스 제조사들에게 명확한 이점을 제공한다. IR 레이어릴리즈는 기존의 기계적 디본딩을 대체하며, EVG850 플랫폼을 기반으로 하는 EVG의 슬라이드 오프 및 UV 레이저 디본딩 솔루션들과 함께 EVG 디본딩 기술 포트폴리오를 더욱 강화한다.

2025.02.17 13:58장경윤

전 세계 반도체 투자, 올해도 '첨단 패키징' 뜬다

올해 반도체 산업에서 첨단 패키징의 존재감이 더욱 커질 전망이다. TSMC는 올해 전체 설비투자에서 첨단 패키징이 차지하는 비중을 높이기로 했으며, 주요 메모리 기업들도 HBM의 생산능력 확대를 위한 패키징 투자에 집중할 것으로 관측된다. 19일 업계에 따르면 전 세계 주요 반도체 기업들은 최첨단 패키징 기술 및 생산능력 확대에 적극 투자할 계획이다. 첨단 패키징은 기존 웨이퍼 회로의 선폭을 줄이는 전공정을 대신해 칩 성능을 끌어올릴 대안으로 떠오르고 있다. 이에 기업들은 칩을 수직으로 적층하는 3D, 기존 플라스틱 대비 전력 효율성이 높은 유리기판, 다수의 D램을 적층하는 HBM(고대역폭메모리)용 본딩 등 첨단 패키징 기술 개발에 주력하고 있다. 일례로 TSMC는 지난 16일 진행한 2024년 4분기 실적발표에서 올해 총 설비투자 규모를 380억~420억 달러(한화 약 55조~61조원)으로 제시했다. 지난해 투자 규모가 약 43조원임을 고려하면 최대 18조원이 늘어난다. 해당 투자 중 15%는 첨단 패키징에 할당된다. 지난해 10%의 비중에서 5%p 상승한 수치다. 금액 기준으로는 전년 대비 2배 증가할 것으로 분석된다. 실제로 TSMC의 CoWoS 패키징은 엔비디아 등 글로벌 빅테크 기업들의 적극적인 주문으로 공급이 부족한 상태다. CoWoS는 칩과 기판 사이에 인터포저라는 얇은 막을 삽입해 칩 성능을 끌어올리는 2.5D 패키징 기술이다. 미국 내 첨단 패키징 투자도 더욱 강화될 전망이다. 미국 상무부는 지난 16일 첨단 패키징 관련 투자에 14억 달러를 지원하겠다고 발표했다. 이에 따라 SKC 자회사 앱솔릭스는 1억 달러를 지원받게 됐다. 앱솔릭스는 미국 조지아주 코빙턴시에서 AI 등 첨단 반도체용 유리기판 양산을 준비하고 있다. 회사는 지난달에도 생산 보조금 7천500만 달러를 지급받은 바 있다. 전세계 1위 규모의 반도체 장비기업 어플라이드머티어리얼즈(AMAT)도 차세대 패키징용 실리콘 기판 기술 개발에 1억 달러의 보조금을 지급받는다. 이외에도 국립 반도체 기술진흥센터가 12억 달러를, 애리조나 주립대가 1억 달러를 지원받는다. 메모리 업계도 AI 산업에서 각광받는 HBM의 생산능력 확대를 위해 첨단 패키징 분야에 힘을 쏟는다. 이미 삼성전자, SK하이닉스 등 국내 메모리 기업들은 지난해 설비투자 계획을 최선단 D램과 HBM에 집중하겠다고 밝힌 바 있다. 마이크론도 지난달 진행한 실적발표에서 "회계연도 2025년(2024년 9월~2025년 8월) 설비투자 규모는 135억~145억 달러 수준"이라며 "설비투자는 최선단 D램 및 HBM에 우선순위를 둘 것"이라고 발표했다.

2025.01.19 12:00장경윤

SFA, 유리기판 등 첨단 패키징 시장 뚫는다…"신규 장비 개발"

에스에프에이(SFA)가 최첨단 반도체 패키징 시장으로 사업 영역을 확장한다. 기존 대비 미세한 배선이 가능한 비접촉 패턴형성 장비, 차세대 반도체 소재인 글래스 기판용 레이저 장비 등을 개발해, 현재 상용화를 위한 준비에 나서고 있다. 에스에프에이는 10일 서울 여의도에서 '2024 SFA 테크 데이'를 열고 회사의 차세대 반도체 패키징용 공정 및 검사측정장비에 대해 소개했다. 이날 최교원 에스에프에이 R&D1 센터장은 첨단 패키징 공정에 적용 가능한 '3D 비접촉 패턴형성' 기술을 공개했다. 패키징 공정에서는 반도체 칩과 외부 기판이 전기적 신호를 주고받을 수 있도록 배선을 설치한다. 기존에는 와이어로 두 요소를 연결하는 '와이어 본딩'을 활용했다. 그러나 반도체가 고집적·고단화로 가면서, 배선도 와이어 본딩으로는 구현하기 힘든 얇고 촘촘한 수준(30마이크로미터 이하)이 요구되고 있다. 이에 에스에프에이는 배선을 비접촉으로 인쇄하는 기술을 개발했다. 기존 접촉식 인쇄 대비 결함 발생 가능성이 낮으며, 고속으로 대량 정밀인쇄가 가능하다는 장점이 있다. 또한 에스에프에이는 차세대 반도체 기판으로 주목받는 '글래스(유리) 코어 기판용 장비 시장 진출을 꾀하고 있다. 글래스 기판은 기존 PCB(인쇄회로기판) 소재인 플라스틱 대비 표면이 고르기 때문에 제품 신뢰성이 높다. 또한 기판 두께를 얇게 만들거나, 전력 효율성이 뛰어나 고집적 AI 반도체 시장에서 수요가 증가할 것으로 전망된다. 에스에프에이는 기존 보유한 레이저 기술을 기반으로 글래스 기판에 전극을 형성하는 TGV(유리관통전극) 공정 장비를 개발했다. 정밀한 드릴링 기술과 화학 식각 기술을 융합해, 미세 균열 없이 높은 식각비를 구현한 것이 특징이다. 글래스 싱귤레이션(절단) 장비도 개발하고 있다. 글래스 위에 형성된 미세한 필름을 먼저 제거하고, 이후 글래스를 절단해 안정성을 높였다. 최 센터장은 "3D 비접촉 패턴형성 기술은 내년 선행 장비를 개발해 2026년 시생산, 혹은 양산 설비에 대한 평가를 진행할 예정"이라며 "글래스 기판용 제조 양산 기술은 이미 디스플레이 산업에서 경험을 쌓아, 향후 반도체에서 시장 개화 시 본격적인 상용화가 가능한 상태"라고 설명했다. 에스에프에이는 이 같은 신기술의 수율 향상을 위한 검사 및 측정 기술도 개발하고 있다. 기존 이차전지 사업에 적용한 CT(컴퓨터단층촬영) 기술 기반의 반도체 검사장비, 3D 광학계를 접목한 SEM(주사전자현미경) 등이 대표적인 제품이다. 최 센터장은 "SEM 장비는 디스플레이 기업과 납품을 구체적으로 논의 중이고, 반도체 고객사와는 공동 평가를 진행 중"이라며 "고객 승인이 나면 향후 2~3년 내 양산이 가능할 것으로 전망하고 있다"고 말했다.

2024.12.10 17:00장경윤

SK하이닉스 HBM 개발 주역 "반도체 패키징, 이젠 덧셈 아닌 곱셈 법칙"

"이전 패키징 기술은 덧셈의 개념이었다. 때문에 패키징을 못해도 앞단의 공정과 디자인에 큰 문제를 주지는 않았다. 그러나 이제는 패키징이 곱셈의 법칙이 됐다. 공정과 디자인을 아무리 잘해도, 패키징을 잘 못하면 사업의 기회조차 얻을 수 없게 됐다." 이강욱 SK하이닉스 부사장은 24일 서울 코엑스에서 열린 '반도체 대전(SEDEX 2024)' 기조연설에서 이같이 밝혔다. 이 부사장은 SK하이닉스에서 패키징 개발을 담당하고 있다. SK하이닉스의 HBM 성공 신화를 이끈 주역 중 한 명으로, '전기전자공학자협회(IEEE) 전자패키징학회(EPS) 어워드 2024'에서 한국인 최초로 '전자제조기술상'을 수상하기도 했다. ■ 패키징, 이제는 '곱셈의 법칙' 적용 이날 'AI 시대의 반도체 패키징의 역할'을 주제로 발표를 진행한 이 부사장은 첨단 패키징 기술이 반도체 산업에서 차지하는 위치가 완전히 변화됐음을 강조했다. 이 부사장은 "이전 패키징은 '덧셈'과도 같아 기술이 미흡해도 공정, 디자인 등에 큰 영향을 주지 않았다"며 "이제는 아무리 반도체 공정과 디자인을 잘해도, 패키징이 받쳐주지 않으면 사업의 진출 기회가 아예 없는(결과값이 0인) '곱셈의 법칙'이 적용된다고 생각한다"고 밝혔다. 특히 패키징 산업은 HBM 시장의 급격한 성장세에 따라 더 많은 주목을 받고 있다. HBM은 여러 개의 D램을 수직으로 적층한 뒤 TSV(실리콘관통전극)로 연결한 차세대 메모리다. 데이터의 전송 통로 역할인 대역폭이 일반 D램 대비 수십배 넓어, 방대한 양의 데이터 처리에 적합하다. 이 HBM를 GPU 등 고성능 시스템과 2.5D SiP(시스템 인 패키지)로 연결하면, 엔비디아가 공개한 '블랙웰' 시리즈와 같은 AI 가속기가 된다. 2.5D 패키징은 넓은 기판 모양의 실리콘 인터포저 위에 반도체 다이(Die)를 수평 배치하는 기술이다. 기판만을 활용하는 기존 2D 패키징에 비해 회로를 더 밀도있게 연결할 수 있다. ■ 패키징 주도하는 TSMC…다양한 차세대 기술 준비 중 현재 2.5D 패키징을 선도하고 있는 기업은 대만 TSMC다. TSMC는 자체 2.5D 패키징 기술인 'CoWoS(칩 온 웨이퍼 온 서브스트레이트)'를 통해 SK하이닉스와 엔비디아 GPU를 접합하고 있다. 특히 SK하이닉스가 최근 상용화한 HBM3E(5세대 HBM)의 경우, TSMC는 이전 CoWoS-S에서 한발 더 나아간 CoWoS-L를 적용했다. CoWoS-L은 로컬실리콘인터커넥트(LSI)라는 소형 인터포저를 활용해 비용 효율성을 높이는 기술이다. 이 부사장은 "나아가 TSMC는 광학 소자를 활용하는 'CPO 패키징'이나 GPU와 메모리를 수직으로 직접 연결하는 '3D SiP', 웨이퍼에 직접 칩을 연결하는 '시스템 온 웨이퍼' 등을 향후의 패키징 로드맵으로 제시하고 준비하고 있다"고 밝혔다. ■ 하이브리드 본딩 열심히 개발…설비투자는 '아직' 한편 SK하이닉스는 내년 하반기 양산할 계획인 HBM4(6세대 HBM)에 기존 본딩 기술과 하이브리드 본딩을 적용하는 방안을 모두 고려하고 있다. 두 기술을 동시에 고도화해, 고객사의 요구에 맞춰 적절한 솔루션을 제공하겠다는 전략이다. 하이브리드 본딩이란 칩과 웨이퍼의 구리 배선을 직접 붙이는 차세대 패키징 공법이다. 기존 본딩은 작은 돌기 형태의 범프(Bump)를 통해 칩을 붙인다. 하이브리드 본딩은 이 범프를 사용하지 않아 전체 칩 두께를 줄이는 데 유리하다. 다만 SK하이닉스가 하이브리드 본딩 분야에 당장 투자를 진행할 가능성은 낮은 것으로 관측된다. 내년 설비투자 규모를 올해(10조원 중후반대) 대비 늘리기는 하나, 인프라 및 연구개발(R&D), 후공정 분야에 고루 할당하기 때문이다. 이 부사장은 하이브리드 본딩용 설비 투자 계획과 관련한 기자의 질문에 "아직은 개발 단계"라며 "여러 가지를 검토하고 있다"고 답변했다.

2024.10.24 17:19장경윤

한화정밀기계, '세미콘 타이완'서 차세대 TC본더 첫 공개

한화그룹의 반도체 첨단 패키징 장비 및 제조 솔루션 기업 한화정밀기계는 4일부터 6일까지 대만에서 열리는 '세미콘 타이완 2024' 전시회에 참가한다고 5일 밝혔다. 세미콘 타이완은 국제반도체장비재료협회(SEMI)가 주최하는 대만 최대 규모 반도체 산업 전시회로 43개국 700여개 제조사가 참가하는 업계 주요 전시회다. 이번 전시회에서 한화정밀기계는 어드밴스드 패키징 기술 구현이 가능한 3D 적층 In-Line 솔루션을 비롯, 최근 각광받고 있는 인공지능(AI) 반도체 HBM(고대역폭메모리)의 핵심 공정 장비인 TC본더(열압착본더) 'SFM5-Expert'를 처음 선보였다. 3D 적층은 여러 개의 다이(Die)를 수직으로 적층하고, 전도성 물질을 이용하여 다이를 전기적으로 연결하는 패키징 기술로 반도체 칩을 더 작게 만들 수 있어, 고성능 반도체 제작을 위한 필수 공정에 속한 속한다. 또한 소품종 대량생산에 적합한 'SFM5'와 다품종 소량생산에 최적화된 'SFM3-FA'플립칩본더를 출품하여 글로벌 종합 반도체 기업(IDM)과 패키징 기업(OSAT)의 요구사항을 유연하게 대응할 수 있는 전방위 반도체 장비 라인업을 선보였다. 이성수 한화정밀기계 대표이사는 “반도체 후공정 장비로 두차례 장영실상을 수상했을 만큼, 오랜 기간 축적해 온 반도체 기술 역량을 기반으로 사업을 확장하고 있다”며 “지속적인 기술 개발을 통해 글로벌 반도체 고객사에 맞춤형 솔루션을 제공하여 시장을 선도하는 반도체 종합 제조 솔루션 제공사로 자리매김하겠다”고 밝혔다. 한화정밀기계는 올해 1월'반도체 전공정' 사업을 인수해 기존 SMT, 공작기계 사업과 더불어 반도체 전·후 공정을 아우르는 전방위 반도체 장비 제조 솔루션 기업으로 변화하고 있다.

2024.09.05 14:52장경윤

SK하이닉스, "16단 HBM에도 '어드밴스드 MR-MUF' 적용 가능성 확인"

"오는 2025년 양산 예정인 HBM4는 이전 세대 대비 성능 및 에너지 효율이 높을 것으로 기대하고 있다. 특히 16단 제품의 경우, 어드밴스드(Advanced) MR-MUF 기술의 적용 가능성을 확인했다." SK하이닉스 이강욱 부사장(PKG개발 담당)은 3일 '세미콘 타이완'에서 회사의 HBM 경쟁력에 대해 이같이 말했다. 이날 'AI 시대를 대비하는 HBM과 어드밴스드 패키징 기술'을 주제로 세션 발표를 진행한 이 부사장은 HBM 시장의 가파른 성장세를 예견했다. HBM은 여러 개의 D램을 수직으로 적층한 메모리로, 기존 D램에 비해 데이터 처리 성능이 뛰어나다. HBM은 현재 5세대 제품인 HBM3E까지 상용화에 성공했다. 8단, 12단 HBM3E는 초당 1.18TB 이상의 데이터를 처리하며 최대 36GB 용량을 지원한다. HBM4는 12, 16단으로 공급되며 용량은 최대 48GB까지, 데이터 처리 속도는 초당 1.65TB 이상으로 성능이 발전한다. HBM4부터는 베이스 다이에 로직 공정을 적용함으로써, 성능 및 에너지 효율 향상을 기대하고 있다. 이와 같은 시장 성장세에 맞춰 HBM 분야 리더인 SK하이닉스는 2015년 업계 최초로 HBM 제품을 양산한 후, 연이어 최고 성능의 HBM 제품들을 세계 최초로 출시하면서 업계를 선도하고 있다. 오는 2025년에는 HBM4 12단 제품도 출시할 예정이다. 특히 SK하이닉스는 독자적으로 개발한 혁신적인 패키징 기술을 통해 HBM 제품의 에너지 효율 및 열 방출(방열 성능) 측면에서 경쟁력을 갖추고 있다. SK하이닉스가 HBM 제품에 적용한 MR-MUF 패키징 기술은 낮은 본딩(칩 접합) 압력, 온도 적용과 일괄 열처리가 가능해 생산성과 신뢰성 측면에서 다른 공정보다 유리하다. 또한 높은 열전도 특성을 갖는 Gap-Fill 물질(빈 공간을 채우는 물질) 및 높은 밀도의 메탈 범프 형성이 가능해. 타 공정 대비 열 방출 면에서 30% 이상의 성능 장점을 가진다. SK하이닉스는 HBM3와 3E 8단 제품에 MR-MUF, 12단 제품에 Advanced MR-MUF기술을 적용해 양산을 하고 있으며, 내년 하반기 출하 예정인 HBM4 12단 제품에도 Advanced MR-MUF를 적용해 양산할 계획이다. 16단 제품을 위해서는 Advanced MR-MUF와 하이브리드 본딩 방식 모두에 대한 준비를 하고 있으며, 고객 니즈에 부합하는 최적의 방식을 선택할 계획이다. 특히 SK하이닉스는 16단 제품 대응을 위한 기술을 개발 중인데, 최근 연구에서 16단 제품에 대한 Advanced MR-MUF 기술 적용 가능성을 확인했다. 하이브리드 본딩 기술을 적용할 경우 제품 성능, 용량 증가 및 열 방출 측면에서 장점이 있으나, 기술 완성도 및 양산 인프라 준비 측면에서 해결해야 할 여러 선결 과제들이 있다. 두 가지 방식에 대한 기술 완성도를 빠르게 높여, 메모리 고용량화에 대한 고객 니즈에 선제적으로 대응하겠다는 전략으로 풀이된다. SK하이닉스는 HBM4 및 이후 세대 제품 개발을 준비하고 있으며, 대역폭, 용량, 에너지 효율 측면에서의 기술적 난제들을 해결하기 위해 2.5D 및 3D SiP(시스템 인 패키지) 패키징 등을 포함 다양한 대응 방안을 검토하고 있다. 또한 HBM4E 부터는 커스텀(Custom) 성격이 강해질 것으로 예상돼, SK하이닉스는 다양한 고객 요구에 효율적으로 대응하기 위한 생태계 구축 관점에서도 글로벌 파트너들과의 협력을 강화해 가고 있다.

2024.09.03 14:36장경윤

'韓 반도체' 미래기술 로드맵 나왔다…CFET·3D 메모리 주목

국내 반도체 산업의 경쟁력 강화를 위한 전략이 한층 고도화된다. 기존 선정된 45개 연구주제에 더해, CFET과 3D 적층 등 14개 핵심기술이 추가 과제로 선정됐다. 27일 '2024 반도체 미래기술 로드맵 발표회'가 양재 엘타워에서 진행됐다. 앞서 정부는 지난해 5월 반도체 초격차 기술 확보를 위한 반도체 미래기술 로드맵을 발표한 바 있다. 해당 로드맵에는 고집적 메모리·AI 반도체·첨단 패키징 및 소부장 등이 포함됐다. 추진 전략은 크게 설계 소자·설계·공정 등 세 가지로 나뉜다. 세부적으로는 ▲D램·낸드 신소자 메모리 및 차세대 소자 개발 ▲AI·6G·전력·차량용 반도체 설계 분야 원천기술 선점 ▲전·후공정 분야 핵심기술 확보로 소재·장비·공정 자립화 등이다. 이번 발표회에서는 지난해 추진 전략을 고도화한 신규 로드맵이 발표됐다. 반도체 기술이 나노미터(nm)를 넘어 옹스트롬(0.1nm)으로 넘어가는 추세에 선제 대응하기 위해, 연구주제를 기존 45개에서 59개로 총 14개 추가한 것이 주 골자다. 새롭게 추가된 주요 과제로는 CFET과 3D 메모리 등이 있다. CFET은 가장 최근 상용화된 트랜지스터 구조인 GAA(게이트-올-어라운드)를 또 한번 뛰어넘는 기술로, GAA를 수직으로 쌓아 올리는 구조다. 3D 메모리는 기존 수평으로 집적하던 셀(Cell)을 수직으로 적층하는 기술을 뜻한다. 정부 역시 반도체 분야 R&D 투자에 더 많은 지원을 펼치고 있다. 정부의 예산 투자 규모는 지난해 5천635억원에서 올해 6천361억원으로 12.8% 증가했다. 김형준 차세대지능형반도체사업단 단장은 "AI 반도체 시장이 부흥하고 있는 만큼 국내에서도 1페타바이트 급의 NPU(신경망처리장치) 개발을 추진할 것"이라며 "하이브리드 본딩과 고방열 소재, 광패키징 등 최첨단 패키징 분야도 새롭게 로드맵에 추가했다"고 밝혔다.

2024.08.27 17:35장경윤

머크, 유니티SC 인수 추진…"AI 반도체 제품군 강화"

글로벌 과학기술 기업 머크가 유니티SC(Unity-SC)를 인수할 예정이라고 23일 밝혔다. 프랑스에 본사를 둔 유니티SC는 반도체 업계를 위한 계측 및 결함 검사 장비 공급업체다. 인수 금액은 1억5천500만 유로다. 향후 성과에 따라 지급액이 추가될 수 있다. 머크와 유니티SC의 기술 결합으로 글로벌 반도체 디바이스 제조를 위한 고부가가치 솔루션의 탄생이 예상된다. 인공지능(AI), 고성능 컴퓨팅(HPC), 고대역폭메모리(HBM)와 화합물 반도체의 안정성, 품질 및 비용을 개선하고 제조수율을 높이기 위해서는 계측 및 검사 솔루션이 필요하다. 계측학은 물리적 특성을 정확히 파악하기 위해 필요한 요소를 정밀하게 측정하는 과학 분야다. 계측 및 검사 솔루션은 반도체 제조의 핵심 단계며, 특히 이종 3D 최첨단 패키징 디바이스의 제조에서 매우 중요하다. 프랑스 그르노블의 몽보노 생마르탱에 본사를 둔 유니티SC는 총 직원 수는 160명으로, 그 중 70명이 연구개발직이다. 벨렌 가리호 머크 이사회 회장 겸 머크 CEO는 “유니티SC 는 차세대 반도체를 개발하는 고객을 위한 통합적 솔루션 공급업체"라며 "이번 인수를 통해 머크는 반도체 산업에서 과학 및 기술 기반 포트폴리오를 보완하고, 향후 인공지능으로 창출된 성장 기회를 활용하는 능력을 강화할 것”이라고 설명했다. 카이 베크만 머크 이사회 멤버 겸 머크 일렉트로닉스 CEO는 “제조도구 설계 및 계측이 생명과학 산업을 견인했던 것처럼, 머크에서는 3D 계측 도구가 반도체 소재 산업을 이끌 것으로 기대하고 있다"며 "우리 고객이 첨단 노드와 이종집적이라는 양쪽 기술을 통해 무어의 법칙이 계속 가능하도록 지원이 가능해질 것”이라고 강조했다. 인공지능 산업 부흥에 따라 급증하는 데이터량에 대응하기 위해, 미래의 반도체는 더 빠르고 강력하며 에너지 효율적이어야 한다. 인공지능에는 더 높은 트랜지스터 및 배선 밀도와 지연시간 단축이 요구되기에 전례없는 수준의 소재 및 아키텍처 혁신이 필요하다. 유니티SC는 첨단 패키징, 이종집적, 하이브리드 본딩, 화합물 반도체 애플리케이션 분야의 혁신기업이며, 배선 검사와 대량제조에 대한 계측을 위한 3D 광학 계측 솔루션을 제공할 수 있는 몇 안 되는 기업 중 하나다. 실제로, 대량제조 시 수율을 개선하려면 칩렛과 디바이스 등 각각의 요소에 대해 빠른 속도로 측정 및 검사가 가능해야 한다. 현재 예정되어 있는 유니티SC의 인수를 위해서는 프랑스에 위치한 작업장 평의회의 회의 및 자문이 필요하며, 규제당국의 승인 및 인수 종결 조건의 문제가 아직 남아 있다. 관련 요건을 충족할 때 올해 말까지 인수 계약이 완료될 것으로 예상된다.

2024.07.23 08:51장경윤

제이앤티씨, 독자 TGV 기술로 '반도체용 유리기판' 시제품 개발

3D 커버글라스 전문기업 제이앤티씨(JNTC)는 TGV(유리관통전극) 기술력으로 반도체용 유리기판 시제품을 개발했다고 26일 밝혔다. 시제품은 제이앤티씨의 관계사들이 약 30여년간 축적해 온 독자 기술을 기반으로 제작됐다. 제이앤티씨는 CNC 가공 및 레이저 가공을, 제이앤티에스(JNTS)는 에칭을, 코멧(COMET)은 도금을, 제이앤티이(JNTE)는 요소기술 개발을 담당했다. 앞서 제이앤티씨는 지난 3월 주주총회를 통해 반도체용 유리기판 신사업 진출을 공식화한 바 있다. 이번 시제품 개발을 시작으로, 현재는 유리기판의 본격적인 양산을 위한 준비 단계에 착수했다. 이를 위해 제이앤티씨는 올 3분기 반도체용 유리기판 데모라인을 베트남 3공장에 구축하기로 결정했다. 공정별 주요 핵심설비에 대한 발주까지 이미 진행됐으며, 1차 투자자금 조달도 우량 기관들의 적극적인 참여 하에 성공리에 마무리했다. 제이앤티씨 관계자는 "고객사와의 NDA로 인해 구체적으로 공개하기는 힘들지만, 국내외 다수의 글로벌 반도체 패키징 기업과 반도체용 유리기판을 내년 하반기부터 본격 양산 및 판매를 위한 구체적인 사항에 대해 논의를 진행하고 있다"고 밝혔다. 그는 이어 "올해 말까지 글로벌 영업망 구축과 함께 현재 확보돼 있는 베트남법인 4공장 부지를 활용해 본격적인 양산준비 체제에 돌입할 것"이라고 덧붙였다. 조남혁 제이앤티씨 사장은 "회사의 시제품 개발완료와 함께 신 사업의 본격 양산을 위한 글로벌 영업망 구축에 더욱 속도를 낼 것"이라며 "기존 강화유리 전문기업에서 진정한 글로벌 유리소재기업으로 퀀텀점프할 수 있는 절호의 기회를 맞이한 만큼 투자자와 함께 성장의 결실을 나눌 수 있도록 더욱 정진하겠다"고 밝혔다. 조남혁 사장은 지난 5월 신사업부문의 글로벌 영업망 구축을 위해 제이앤티씨에 새롭게 합류했다.

2024.06.26 14:40장경윤

차세대 2나노 첨단공정 개발에 'W2W' 웨이퍼 본딩 기술 뜬다

최첨단 패키징 기술인 W2W 하이브리드 본딩이 미래 반도체 시장의 핵심 요소로 떠오를 전망이다. 특히 2나노미터(nm) 이하에서 상용화될 BSPDN, CFET 등이 유력한 적용처로 떠오르고 있다. 한국EV그룹(EVG)는 13일 코트야드 메리어트 서울 판교에서 'EVG 테크놀로지 데이'를 열고 최첨단 본딩 기술의 시장 전망에 대해 밝혔다. 오스트리아에 본사를 둔 EVG는 반도체 및 디스플레이 후공정용 장비를 전문으로 개발하는 업체다. 웨이퍼 본딩장비 및 나노임프린트(NIL), 얼라이너, 코터, 적외선(IR) 계측 시스템 등을 개발해 왔다. 특히 EVG는 W2W 등 첨단 하이브리드 본딩 시장에 주력하고 있다. 하이브리드 본딩은 두 반도체 칩을 구리 배선은 구리 배선끼리, 절연 물질은 절연 물질끼리 각각 접합하는 기술이다. 기존 칩 연결에 쓰이던 솔더볼·범프 등을 쓰지 않아 패키지 두께를 줄이고, 전기적 특성 및 방열 특성을 높일 수 있다. 하이브리드 본딩은 패키징을 웨이퍼, 혹은 개별 다이(Die)에서 수행하는지에 따라 W2W(웨이퍼-투-웨이퍼), D2D(다이-투-다이), D2W(다이-투-웨이퍼) 등으로 나뉜다. 이 중 W2W는 웨이퍼끼리의 연결로 생산성이 높다는 장점이 있다. EVG가 전망하는 W2W 하이브리드의 유망한 적용처는 BSPDN(Back Side Power Delivery Network), CFET(Complementary FET) 등 첨단 반도체 공정이다. BSPDN은 웨이퍼 전면에 모두 배치되던 신호처리와 전력 영역을 분리해, 웨이퍼 후면에 전력 영역을 배치하는 기술이다. 삼성전자가 내년 양산 예정인 2나노 공정에 BSPDN을 첫 적용하기로 하는 등 주요 반도체 기업들로부터 많은 주목을 받고 있다. CFET은 가장 최근 상용화된 트랜지스터 구조인 GAA(게이트-올-어라운드)를 또 한번 뛰어넘는 기술이다. 향후 1나노급 공정에서 적용될 것으로 점쳐진다. 기존 트랜지스터 내부에는 +극을 인가하면 전류를 발생시키는 p형 반도체(pMOS)와 -극을 인가하면 전류를 발생시키는 n형 반도체(nMOS)가 수평적으로 집적돼 있다. 반면 CFET은 이 nMOS와 pMOS를 수직으로 적층한다. GAA 트랜지스터가 위로 겹겹이 적층되는 셈이다. 토스튼 마티아스 EVG 아시아태평양 세일즈 총괄은 "BSPDN 혹은 새로운 트랜지스터 구조를 구현하려면 첨단 웨이퍼 본딩 공정이 단일, 혹은 복수로 적용돼야 한다"며 "EVG는 이러한 솔루션을 위한 본딩 장비를 적용처별로 보유하고 있다"고 설명했다.

2024.06.13 15:16장경윤

네패스, 칩렛 기반 AI반도체 개발에 지멘스 솔루션 도입

지멘스EDA 사업부는 국내 OSAT(반도체외주패키징테스트) 기업인 네패스가 첨단 3D-IC 패키지 개발과 관련한 자사의 솔루션을 활용했다고 7일 밝혔다. 네패스는 과학기술정통부 국책과제인 '칩렛 이종 집적 초고성능 인공지능(AI) 반도체 개발'을 위해 AI반도체 설계기업 사피온 등과 컨소시엄을 구성해 개발을 추진하고 있다. 사피온이 AI용 신경망처리장치(NPU)를 개발하고 다수 소자를 네패스가 칩렛 패키지로 구현한다. 서웅 사피온코리아 부사장은 "네패스는 가장 포괄적인 반도체 패키징 설계 및 제조 서비스 포트폴리오를 제공해 고성능과 소형 폼팩터가 중요한 시장에서 혁신과 성공을 이룰 수 있도록 최선을 다하고 있다"며 "네패스가 첨단 패키징을 위한 지멘스의 EDA 기술 도입과 사용을 확대함으로써 성장에 필요한 혁신적인 기술을 확보할 수 있을 것"이라고 말했다. 네패스는 지멘스의 '캘리버' 3DSTACK 소프트웨어, 전기적인 룰 검증을 위한 PCB 설계 검증 솔루션 '하이퍼링스' 소프트웨어 등 지멘스EDA의 광범위한 첨단 기술을 활용해 패키징 혁신을 주도하고 있다. 이러한 지멘스의 기술을 활용해 네패스는 급증하는 글로벌 IC 고객을 위한 2.5D/3D 기반 칩렛 설계를 포함한 빠르고 안정적인 설계 서비스를 제공할 수 있게 됐다.

2024.03.07 15:21장경윤

EVG, 3D 적층 기술 혁신하는 '나노클리브' 신기술 발표

반도체 및 디스플레이 장비기업 EV 그룹(이하 EVG)은 반도체 제조를 위한 혁신적인 레이어 릴리즈 기술인 '나노클리브(NanoCleave)'를 출시한다고 30일 밝혔다. 나노클리브는 적외선 레이저를 사용해 사전에 지정된 레이어나 면적으로 실리콘을 분리시키는 기술이다. 이를 통해 첨단 로직, 메모리, 전력 반도체 프런트엔드 공정은 물론 첨단 반도체 패키징에 초박형 레이어 적층을 가능하게 한다. 또한 나노클리브는 반도체 전 공정에 완벽하게 호환되는 레이어 릴리즈 기술로서, 실리콘을 투과하는 적외선 레이저를 사용하는 것이 특징이다. 특수 조성된 무기 박막과 함께 사용할 경우, 나노미터의 정밀도로 초박형 필름이나 레이어를 실리콘 캐리어로부터 적외선 레이저로 분리할 수 있게 해준다. 나노클리브는 EMC(epoxy mold compounds)와 재구성 웨이퍼(reconstituted wafer)를 사용하는 팬아웃 웨이퍼 레벨 패키징(FoWLP)에서 부터 3D SIC(3D Stacking IC)의 인터포저 같은 첨단 패키징 공정에서 실리콘 웨이퍼 캐리어 사용을 가능하게 한다. 뿐만 아니라, 고온 공정에도 적용할 수 있어 3D IC 및 3D 순차 집적 애플리케이션에서 완전히 새로운 공정 플로우를 구현할 수가 있다. 이는 실리콘 캐리어 상의 초박형 레이어까지도 하이브리드 및 퓨전 본딩이 가능해, 3D 및 이종 집적에 혁신을 가져다줄 뿐만 아니라 차세대 트랜지스터 집적화 설계에서 필요한 레이어 이송을 가능하게 한다. EVG는 코엑스에서 1월 31일부터 2월 2일까지 개최되는 '세미콘코리아 2024' 전시회에 참가해 나노클리브 신기술을 소개한다. EVG 부스(부스 번호: D832, 3층)를 방문하면 EVG 임원들을 직접 만나서 이 혁신적인 이 적외선 레이저 이송 기술에 관해서 논의할 수 있다. 폴 린드너 EVG 기술 이사는 "나노클리브 레이어 릴리즈 기술은 박형 레이어와 다이 적층을 통한 반도체 크기 축소에 있어서 게임 체인저가 될 것"이라며 "나노클리브를 통해 우리 고객들이 첨단 디바이스 및 패키징 로드맵을 실현할 수 있게 지원할 것이며, 고객들은 이 기술을 자신들의 기존 팹에 지체없이 통합하고 시간과 비용을 절감할 수 있을 것"이라고 말했다.

2024.01.30 11:13장경윤

지금 뜨는 기사

이시각 헤드라인

'갤S25 엣지' 배터리·망원 지적에 삼성 임원 답은?

아마존, 사람 대신 로봇이 택배 배달 한다

인간 보면서 더 강해진다...로보티즈, '세미 휴머노이드' 공개

퀄컴, 2년 뒤 애플과 완전 결별 낙관적..."AI반도체 새 기회"

ZDNet Power Center