ZDNet 검색 페이지

'3D 반도체'통합검색 결과 입니다. (29건)

TSMC, 美 첨단 패키징 선점 속도…삼성전자는 투자 부담 '신중'

미국 정부가 자국 내 반도체 공급망 강화 전략에 열을 올리고 있는 가운데 대만 주요 파운드리 TSMC는 현지 최첨단 파운드리 및 패키징 팹 구축에 적극 나서고 있다. 반면 삼성전자 역시 첨단 파운드리 팹을 건설 중이나, 패키징 투자에는 부담을 느끼는 것으로 알려져 향후 두 회사의 행보에 관심이 쏠린다. 29일 업계에 따르면 TSMC는 미국 내 최첨단 패키징 생산능력 확보를 위한 설비투자에 적극적으로 나서고 있다. TSMC, 美 첨단 패키징 팹 2곳 신설…글로벌 빅테크 대응 준비 앞서 TSMC는 지난 3월 미국 내 첨단 반도체 설비투자에 1천억 달러(한화 약 138조원)의 신규 투자 프로젝트를 발표한 바 있다. 구체적으로 신규 파운드리 팹 3곳, 첨단 패키징 팹 2곳, 대규모 R&D(연구개발) 팹 등이 건설될 계획이다. 이 중 TSMC의 첨단 패키징 팹 2곳은 모두 애리조나주에 부지를 조성할 것으로 알려졌다. 명칭은 AP1·AP2로, 내년 하반기부터 착공에 돌입해 오는 2028년 양산이 시작될 전망이다. 대만 현지 언론에 따르면 AP1은 SoIC(system-on-Integrated-Chips)를 주력으로 양산한다. SoIC는 각 칩을 수직으로 적층하는 3D 패키징의 일종으로, 기존 칩 연결에 필요한 작은 돌기인 범프(Bump)를 쓰지 않는다. 덕분에 칩 간 간격을 줄여, 데이터 송수신 속도 및 전력효율성이 대폭 개선된다. AP2는 CoPoS(Chip-on-Panel-on-Substrate) 기술을 주력으로 담당할 예정이다. CoPoS는 칩과 기판 사이에 얇은 막을 삽입하는 2.5D 패키징을 바탕으로 한다. 기존 2.5D 패키징은 원형 모양의 웨이퍼에서 진행됐으나, CoPoS는 이를 직사각형 패널 상에서 수행한다. 패널의 면적이 웨이퍼 보다 넓고, 인터포저를 더 효율적으로 배치할 수 있어 생산성 향상 및 대면적 칩 제조에 유리하다. 이처럼 TSMC가 미국 내 최첨단 반도체 패키징 생산능력을 확보하려는 배경에는 공급망 문제가 영향을 미치고 있다는 평가다. 최근 미국 정부는 자국 내 반도체 산업 강화를 위해 보조금 지급, 관세 압박 등 다양한 전략을 펼치고 있다. 이에 글로벌 빅테크 기업들은 자사 칩의 양산 및 패키징을 미국 내에서 진행하는 구조를 선호하고 있다. 삼성전자, 2나노 양산에 역량 집중…첨단 패키징 투자에 부담 삼성전자 파운드리 역시 대형 고객사 확보를 위해서는 미국 내 최첨단 패키징 생산능력을 미리 갖춰야 할 것으로 관측된다. 다만 삼성전자는 이러한 투자에 부담을 느끼고 있는 것으로 알려졌다. 확실한 수요가 담보되지 않은 상황에서 선제적으로 투자를 확대하기 어렵고, 최첨단 파운드리 공정 개발 및 미국 내 신규 팹 구축에 이미 상당한 자원을 투자하고 있어서다. 현재 삼성전자는 총 370억 달러를 들여 미국 텍사스주에 2나노미터(nm) 등 최첨단 파운드리 팹을 구축하고 있다. 해당 팹은 올 연말부터 양산라인을 구축할 계획으로, 추후 지난달 약 22조원의 반도체 위탁생산 계약을 맺은 테슬라의 첨단 반도체 'AI6'를 양산하는 것이 목표다. AI6는 플립칩 본딩(칩 패드 위에 범프를 형성해 칩과 기판을 연결하는 기술) 등 기존 레거시 패키징 기술이 쓰인다. 다수의 AI6 칩을 대형 모듈로 제조하는 데에는 최첨단 패키징이 필요하지만, 현재 해당 영역은 인텔의 수주가 유력하다. 때문에 삼성전자 입장에서는 당장 미국에 최첨단 패키징 생산능력을 확보할 요인이 부족한 상황이다. 반도체 업계 관계자는 "삼성전자가 테슬라 2나노 칩을 성공적으로 양산하는 데만 해도 많은 과제를 떠안고 있고, 실패 시 되돌아올 리스크가 매우 크다"며 "이러한 상황에서 최첨단 패키징 분야까지 막대한 자원을 투자하기에는 여러 측면에서 무리가 있을 것"이라고 설명했다.

2025.08.29 14:08장경윤 기자

인피니티시마, ASML 등 협력사와 계측 성능 고도화 프로젝트 착수

인피니티시마는 ASML을 비롯한 파트너사들과 함께 3년에 걸친 공동 개발 프로젝트에 착수한다고 23일 밝혔다. 이번 프로젝트에서 'Metron3D' 300mm 인라인 웨이퍼 계측 시스템은 하이브리드 본딩, 고개구율(high-NA) EUV 리소그래피, 그리고 상보성 전계효과 트랜지스터(CFET)와 같은 차세대 3D 로직 반도체 구조 등 첨단 애플리케이션을 위한 계측 솔루션을 최적화하고 탐색하는 데 활용될 예정이다. 이 프로젝트는 인피니티시마의 RPM(Rapid Probe Microscope) 기술과 각 파트너사의 전문 역량을 결합해 고속 이미징, 간섭계 수준의 정밀도, 그리고 깊이 있는 3차원(3D) 표면 분석을 가능하게 하는 것이 목표다. 이를 통해 관련 업계가 고속, 대량 생산 환경에서도 소자 전 구조에 걸쳐 정밀한 3D 계측 데이터를 확보해야 하는 시급한 요구에 대응할 수 있을 것으로 기대된다. 이번 프로젝트의 일환으로, 인피니티시마는 나노일렉트로닉스 및 디지털 기술 분야의 세계적인 연구·혁신 허브인 imec에 장비를 설치할 예정이다. 해당 시스템은 ASML을 포함한 파트너사들이 차세대 디바이스 개발을 가속화하고, high-NA EUV 레지스트의 이미징 특성 분석 및 기술 개발을 지속하는 데 활용된다. 인피니티시마는 imec과의 긴밀한 협력을 통해 새로운 장비 기능을 개발 및 향상해 나갈 계획이다. 이번 협력은 미래형 반도체 디바이스 제조를 위한 핵심 기술인 진정한 3D 공정 제어 구현을 목표로 하고 있다. 인피니티시마와 imec의 파트너십은 인피니티시마의 특허 받은 RPM 기술을 활용한 팁 유도 나노스케일 단층 촬영 감지 기능의 연구 및 고장 분석 분야에 대한 적용 프로젝트로 2021년에 처음 시작됐다. 이번에 새롭게 시작한 협력은 인피니티시마와 imec 간 파트너십을 고속 인라인 생산 계측 분야로 확장하는 것으로, 나노미터 이하 수준의 특성과 점점 더 복잡해지는 3D 구조에 대한 반도체 업계의 정밀 검사 및 계측 요구에 대응하기 위한 것이다. 피터 젠킨스 인피니티시마 회장 겸 CEO는 “imec과의 기존 협력을 확장해 차세대 반도체 공정의 핵심 단계에서 직면하는 중요한 계측 과제들을 지원하게 되어 매우 기쁘다”고 밝혔다.

2025.07.23 13:25장경윤 기자

삼성전자 "D램, 3D 시대 온다…핀펫 기술 적용 가속"

“BCAT 기반 기존 D램은 10nm(나노미터, 10억분의 1m) 미만에서 한계에 달할 것으로 전망됩니다.” 오정훈 삼성전자 마스터는 15일 소노캄 여수에서 진행 중인 '2025년도 반도체공학회 하계종합학술대회'에서 이같이 전망했다. BCAT(Buried Channel Array Transistor)은 메모리 셀의 누설 전류를 줄이기 위해 개발된 트랜지스터 구조다. 채널 길이를 줄여 D램 셀의 크기를 줄이고 집적도를 높인다. 10나노 이하의 극미세 공정에서는 트랜지스터 크기를 줄여도 소자 간 간격이 좁아져 소자 간 연결을 위한 메탈의 저항이 커지고, 발열 문제가 발생할 수 있다. 오 마스터는 “셀 트랜지스터 공간을 다른 형태로 확장해서 써야한다”며 3D D램을 대안으로 제시했다. 3D D램은 메로리를 수직으로 쌓은 제품이다. 기존 D램은 셀이 수평으로 배치됐다. 기존 D램 대비 더 많은 셀을 집적할 수 있기 때문에 용량을 늘리고, 성능도 상승한다. 삼성전자는 3D D램 구현에 핀펫(FinFET) 공정을 적용한다. 핀펫은 반도체 소자의 성능 향상을 위해 개발된 3차원 구조 공정 기술이다. 평면(2D) 구조 한계를 극복하고 채널을 3면으로 둘러싼 게이트를 통해 전류 흐름을 효과적으로 제어한다. 과거 주로 파운드리(반도체 위탁생산)에 활용되던 기술이다. 오 마스터는 “컨벤셔널 D램에서도 핀펫을 전 제품에 쓰는 시대가 찾아올 것”이라고 말했다. 그러면서 “핀펫이 적용된 칩이 언젠가는 나오겠지만 시점에 대해서는 언급할 수 없다”며 “열심히 개발하고 있는 단계”라고 전했다. 다만 핀펫 공정은 페리 트랜지스터에만 적용된다. 페리는 D램에서 셀 주변의 회로를 제어하는 트랜지스터다. 4F스퀘어 적용 여부에 대해서는 발표하지 않았다. 4F스퀘어는 현재 시장 주류 기술인 6F 스퀘어에서 셀 면적을 더 줄인 구조로, 집적도를 높일 수 있는 차세대 기술로 평가받는다. 그러나 삼성전자가 4F스퀘어를 기반으로 D램 구조를 바꾼 뒤, 3D D램을 개발한다는 점을 고려하면 4F스퀘어부터 핀펫 공정이 적용될 가능성이 크다. 그는 파운드리 기술이 메모리 공정으로 적용이 가속화되는 상황이냐는 질문에 “그렇다”고 긍정했다.

2025.07.15 16:14전화평 기자

위로 쌓는 3D 반도체 시대 도래...핵심은 '극저온 식각'

지난날 반도체는 수평으로 배치됐다. 현재 상보형 금속 산화 반도체(CMOS) 공정 기반 칩이 단층의 수평 평면에 트랜지스터를 배치하는 데 최적화됐기 때문이다. 또, 전류가 흐를 때도 수평 배치된 금속 배선이 더 짧고 균일하게 설계 가능하다는 점도 반도체가 수평 배치되던 이유다. 그러나 오늘날 수평 배치는 집적도의 한계에 부딪혔다. 동일한 평면 위에 넣을 수 있는 트랜지스터 수에 물리적 제한이 걸린 탓이다. 3D 반도체, 평면의 끝에서 시작된 입체 전쟁 이에 반도체 업계에서 주목하는 기술이 3D 반도체다. 3D 반도체는 칩을 쌓아올린 기술이다. 기존 평면(2D) 반도체보다 집적도와 성능이 향상되면서도 전력 효율이 좋다. 3D 기술은 D램, 낸드플래시, SoC(시스템 온 칩) 등 다양한 반도체에 적용될 전망이다. 국내외 기업의 경우 제조업체를 중심으로 3D 반도체 개발에 한창이다. 삼성전자는 로직(시스템 반도체), 메모리, 패키징 전 영역에서 3D 반도체를 구현하려는 유일한 기업이다. 특히 3나노 이하 로직 반도체에 세계 최초로 적용한 GAA(게이트 올 어라운드) 기술에 3D 구조를 적용한다. GAA는 트랜지스터 핵심 구성요소인 채널 4개면을 게이트가 둘러싼 형태로, 기존 3개면이 접합된 핀펫(FinFET) 대비 고성능·저전력 반도체를 쉽게 구현할 수 있다. 삼성전자가 현재 연구 중인 3D GAA 구조는 '3DSFET'으로 불리며, 3D 적층과 GAA를 결합하고 있다. SK하이닉스의 경우 최근 실적을 견인하고 있는 HBM(고대역폭 메모리)이 D램 다이를 적층하고 TSV(실리콘 관통전극)로 연결한 3D 메모리다. 시장 1위인 HBM 기술력을 앞세워 단순 D램, 낸드 등 메모리 제조에서 벗어나, AI·고성능 연산에 적합한 프리미엄 메모리 중심의 기술 리더십 확보에 집중하고 있다. TSMC는 세계 1위 파운드리 기업답게, 3D 패키징과 칩렛 아키텍처에서 독보적인 경쟁력을 보여주고 있다. SoIC(system on Integrated Chips)이 TSMC의 대표적인 수직 적층 3D 기술이다. SoIC는 다양한 기능의 칩을 수직 방향으로 연결해 성능을 높이고 전력 손실을 줄이는 기술로 애플, AMD, 브로드컴 등 글로벌 기업들이 SoIC 기술을 활용하고 있다. 아울러 TSMC는 공정 미세화와 3D 패키징 결합을 통해 파운드리 경쟁력을 유지하며, 고부가가치 설계 기업들과의 파트너십을 적극 강화 중이다. 3D 반도체 핵심 기술 '극저온 식각' 이를 위해 필요한 기술이 바로 '극저온 식각' 기술이다. 식각은 반도체 웨이퍼 표면을 원하는 패턴대로 깎아내는 공정으로, 극저온 식각은 영하 60~70°C 환경에서 식각을 진행한다. 기존 식각 대비 30~40°C 가량이 더 낮은 환경에서 식각을 진행하는 것이다. 이처럼 낮은 온도에서 극저온 식각을 진행하는 이유는 정밀한 식각이 가능하기 때문이다. 해당 기술이 적용될 때 플라즈마는 실리콘 표면을 화학적으로 반응해 깎아낸다. 이후 산소가 산화막을 형성해, 저온 상태에서 고체 보호막으로 표면에 남는다. 이 보호막이 식각 방향성을 제어하며 옆면이 깎이지 않도록 보호하는 것이다. 보호막은 식각 후 온도를 올리거나 플라즈마로 제거한다. 반도체 장비 업계 관계자는 “극저온 식각은 반도체에서 금속간 연결을 담당하는 비아(Via)를 더 일정하고 깊게 팔 수 있도록 돕는다”며 “3D 기술 상용화를 위한 필수 기술”이라고 강조했다. 한편 삼성전자 등 제조사는 램리서치와 도쿄일렉트론(TEL)의 극저온 식각 장비를 테스트하고 있다.

2025.07.14 16:12전화평 기자

인피니티시마, SK하이닉스 D램 공정에 첨단 계측장비 공급

인피니티시마(Infinitesima)는 SK하이닉스 양산 라인에 '메트론(Metron) 3D' 300mm 인라인(in-line) 웨이퍼 계측 시스템을 공급했다고 9일 밝혔다. 메트론 3D는 SK하이닉스의 차세대 메모리 디바이스 제조에 필수적인 서브 나노미터 정확도의 3차원(3D) 공정 제어를 제공한다. 이번 SK하이닉스의 양산 라인 적용은 여러 공정 단계에 대한 시스템 특성화 작업을 포함한 광범위한 평가를 거친 후 이루어졌다. 최영현 SK하이닉스 DMI(결함 분석, 계측 및 검사 기술) 담당 선임(Head of DMI)은 “나노미터 수준에서의 3차원 공정 제어는 첨단 D램 공정에서 고수율을 보장하는 데 있어서 점점 더 중요해지고 있다"며 "인피니티시마의 메트론 3D는 대량양산(HVM) 구현에 필요한 비용 효율성을 갖춘 우수한 서브 나노미터 3D 계측 성능을 입증했다”고 말했다. 메트론 3D는 통상적인 원자현미경(AFM) 처리량보다 10배에서 100배의 AFM 계측 능력을 제공하는 인피니티시마 고유의 RPMTM(Rapid Probe MicroscopeTM) 기술을 특징으로 한다. 또한 이 시스템은 완전 자동화된 웨이퍼, 데이터, 프로브 핸들링 기능을 지원해 반도체 디바이스의 인라인 대량 생산에 최적화돼 있다. 이 계측 솔루션에 대한 투자는 SK하이닉스가 컴퓨터 메모리의 개발 및 제조 분야에서 기술 리더십을 유지하기 위해 얼마나 노력하고 있는지를 잘 보여준다. 피터 젠킨스 인피니티시마 회장 겸 CEO는 “SK하이닉스와 협력하게 되어 매우 기쁘다"며 "SK하이닉스의 지원과 지도 덕분에 우리 메트론 3D 시스템이 신속히 품질 평가를 마치고 대량 양산에 채택될 수 있었다”고 밝혔다.

2025.07.09 13:24장경윤 기자

韓 HBM에 도전장 낸 日 사이메모리, 기본 구조 베일 벗었다

한 때 반도체 왕국을 건설하며 세계 시장을 호령하던 일본이 HBM(고대역폭메모리)을 뛰어넘는 차세대 메모리 반도체 개발에 돌입했다. 이 칩은 연산(프로세서)과 저장(메모리) 장치를 하나의 패키지 안에 수직으로 통합해 속도를 획기적으로 끌어올린 게 특징이다. 13일 반도체 업계 및 외신에 따르면 일본 소프트뱅크와 미국 인텔이 손을 잡고 '사이메모리(Saimemory)'를 설립했다. 회사는 저전력 AI용 메모리를 개발하는 기업이다. HBM과 비교해 전력 소모량이 절반 수준에 불과한 메모리를 개발하는 게 목적이다. HBM 시장의 90% 이상을 한국이 점유율하고 있는 만큼, 한국을 중심으로 편성된 메모리 시장의 지형도를 바꾸겠다는 의도로 해석된다. 사이메모리는 도쿄대학교 등 일본 학계의 특허와 인텔의 기술을 접목한 3D 스택형 D램 기반 메모리 시제품을 2027년까지 완성하는 것을 목표로 하고 있다. 상용화 시점은 2030년 이전으로 예상된다. AI칩까지 한번에 3D 패키징...뉴로모픽과 유사해 사이메모리는 기존 컴퓨터 구조와 다르다. 일반적으로 컴퓨터는 프로세서, 메모리, 프로그램 3가지로 구성된다. 이를 폰 노이만 구조라고 한다. 폰 노이만 구조의 컴퓨터는 연산과 저장의 역할을 각각 프로세서(CPU, GPU, NPU 등)와 메모리로 나눈다. 역할이 다른 만큼 물리적 위치도 떨어져 있다. 프로세서와 메모리 사이의 신호 전송 거리를 단축시키는 인터포저가 필요한 이유다. 반면 사이메모리는 메모리와 프로세서를 함께 적층했다. HBM이 D램만 적층한 뒤 GPU 옆에 놓은 칩이라면, 사이메모리는 GPU와 HBM을 함께 쌓은 걸로 이해하면 쉽다. 연산과 저장 장치가 붙어 있는 만큼 데이터 복사 없이 연산이 가능하다. 고성능 컴퓨팅의 고질적인 문제였던 병목 현상을 완화시킬 수 있는 셈이다. 이를 가능하게 해주는 기술이 일본 도쿄대의 특허다. 도쿄대는 지난 2019년 3월 '3D 스택 메모리를 포함한 AI 프로세서(Artificial intelligence processor with 3D stack memory)'라는 명칭의 특허를 등록했다. 사실상 패키징 기술로, TSV(실리콘 관통 전극) 등 기술을 통해 계층 간 초고속 연결을 실현한다. 전체적인 콘셉트는 뉴로모픽 반도체와 유사하다. 뉴로모픽은 인간의 뇌를 본따 만든 반도체로, 폰 노이만 구조에서 완전 벗어난 게 특징이다. 두 칩의 차이는 뉴로모픽이 연산과 저장이 하나의 소자에서 이뤄지는 반면, 사이메모리는 칩을 붙였을 뿐 하나의 소자에서 연산과 저장이 이뤄지지는 않는다. 부분적으로 폰 노이만 구조를 벗어났지만 완전한 탈피는 아닌 것이다. 신현철 반도체공학회 학회장 겸 광운대 반도체시스템공학부 교수는 “사이메모리는 프로세서와 메모리가 어쨌든 각각 다른 칩”이라며 “뉴로모픽은 연산과 기억을 하나의 소자에서 해야 한다. 뉴로모픽 반도체는 아닌 것 같다”고 설명했다. 이종한 상명대학교 시스템반도체공학과 교수는 “폰 노이만 구조는 메모리와 비메모리(시스템)이 데이터를 주고 받는 것인데 사이메모리도 이를 크게 벗어나진 않는 것 같다”며 “기존 구조는 유지하되 부분적으로 성능을 꾀하는 것”이라고 말했다. 이종 연결 기술이 어려워...양산이 장애물 상용화에 가장 큰 장애물은 이종 간 연결로 평가된다. 메모리와 프로세서는 칩의 구조 자체가 완전 다르다. 단순히 서로 다른 칩을 연결하는 문제가 아니라 재료, 전기, 열, 신호 처리 등 복잡한 문제가 엉켜있다. 만약 전기적 특성이 다르면 제대로 동작하지 않거나 장치에 손상이 일어날 가능성이 높다. 현재 파운드리(반도체 위탁생산) 업계에서는 이 같은 이종 반도체 간 연결을 하나의 패키지로 통합하는 기술을 개발하고 있다. 삼성전자에서는 아이큐브(I-Cube), TSMC는 인포(InFO), 인텔은 포베로스(Foveros)라고 부른다. 다만 프로세서 명가 인텔이 사이메모리에 참여한 만큼 이종간 칩 연결이 가능할 것이라는 의견도 나온다. 신현철 학회장은 “서로 다른 칩을 연결하는 건 마치 볼트가 구멍에 맞지 않는데 연결하는 그런 느낌”이라면서도 “인텔이 워낙 프로세스를 잘하는 업체니까 이쪽 부분에서 해결할 수 있는 기술이 있을 것 같다”고 예상했다. 다른 장애물로는 양산이 꼽힌다. 연구를 마치고 양산에 들어갈 때 칩의 수율을 확보하기 어려울 수 있다는 의견이다. 아울러 사이메모리가 메모리 팹리스(반도체 설계전문)를 표방하는 만큼, 지금까지 메모리의 생산 방식과 다를 가능성이 높다. 지금까지 메모리 반도체 업체들은 설계와 제조를 같이 하는 IDM(종합반도체기업)이었다. 메모리 팹리스라는 사업을 얘기한 곳은 사이메모리가 처음이다. 이종한 교수는 “뉴로모픽도 개발은 어느 정도 됐는데 양산은 또 다른 이야기인 것처럼, 실제로 양산하는 건 다른 문제”라고 말했다.

2025.06.13 10:07전화평 기자

SK키파운드리, 3차원 속도·방향 측정 '3D 홀 효과 센서' 기술 출시

SK키파운드리는 3차원의 자기장 감지를 통해 속도와 방향을 측정할 수 있는 새로운 '3D 홀 효과 센서(Hall-effect Sensor)' 기술을 제공한다고 6일 밝혔다. 홀 효과 센서는 도체나 반도체가 자기장을 통과하는 과정에서 발생하는 전압 차를 인지하는 홀 효과를 이용해 자기장 강도를 측정하는 센서다. 이렇게 측정된 자기장을 통해 소자의 위치, 속도, 회전, 방향, 전류 등을 활용하는 산업에 활용된다. SK키파운드리는 기존 1D(1차원), 2D(2차원) 홀 효과 센서를 사용한 다양한 제품 군을 제공해왔으며, 이번 3D 홀 효과 센서는 수직 및 평면 홀 효과 센서를 하나의 칩에 통합하고 기존 2D제품 이상의 감도 제공을 통해, 3차원의 미세한 방향 및 속도 변화를 빠른 응답 속도로 실시간 측정할 수 있도록 지원하는 것이 특징이다. SK키파운드리가 제공하는 이번 3D 홀 효과 센서의 또다른 중요한 특징은 기존 공정에 마스크를 추가해 고객 제품에 쉽게 통합되도록 설계 가능하다는 점이다. 또한 3D 홀 효과 센서 통합이 전기적 특성을 그대로 유지하면서도 0.13~0.18μm 범위의 여러 노드에 제공된다. 이번 3D 홀 효과 센서는 다양한 분야에서의 활용이 기대된다. 특히 최근 주목 받고 있는 자동차 분야의 안전운전 보조 및 자율 주행 시스템, 가전제품 분야의 스마트 가전 및 게임 콘솔, 산업 자동화 분야의 로봇 제어 및 드론, 가상현실(VR), 증강현실(AR), 웨어러블 기기 등에 활용이 가능하다. 이동재 SK키파운드리 대표는 "이번에 출시된 3D 홀 효과 센서 기술은 민감한 감도와 미세한 3차원 움직임까지 감지할 수 있는 성능을 통해, 가전, 자동차, 로봇, 드론 등을 포함한 다양한 산업 분야 제품 설계에 활용 가능 할 것으로 기대된다”며 “향후 지속적인 기술 개발을 통해, SK키파운드리 고객이 보다 다양한 기능을 하나의 반도체에 통합 설계할 수 있도록 지원해 나갈 계획”이라고 밝혔다.

2025.03.06 09:46장경윤 기자

한화세미텍, '세미콘 코리아' 첫 참가…김동선 "경쟁력은 혁신기술뿐"

최근 새로운 사명을 발표한 한화세미텍(Hanwha Semitech)이 국내 최대 규모의 반도체 박람회인 세미콘코리아에 처음으로 참가했다고 20일 밝혔다. 이날 박람회장에는 한화家 3남이자 최근 미래비전총괄로 부임한 김동선 부사장도 함께 했다. 세미콘은 국제 반도체 관련 협회 SEMI가 매년 주최하는 행사로 한국을 포함해 유럽, 인도, 중국, 일본, 대만 등 전세계 곳곳에서 열린다. 반도체 산업의 현재와 미래를 한눈에 볼 수 있는 자리로 지난해 국내 행사에는 6만5천명 이상의 관람객이 다녀갔다. 올해는 500여 개 기업이 참가해 2천100개의 부스를 운영한다. 한화세미텍은 전시회 기간 동안 인공지능(AI) 반도체 고대역폭메모리(HBM) 제조 핵심 장비인 TC본더 등 자체 보유한 독보적 기술을 중점적으로 선보인다. 특히 TC본더인 'SFM5-Expert'의 외관을 국내에 처음으로 공개했다. 어드밴스드 패키징(Advanced Packaging) 기술을 구현할 수 있는 '3D Stack In-Line' 솔루션 등도 눈길을 끌었다. 3D 스택(Stack)은 여러 개의 다이(Die)를 수직으로 쌓고 전도성 물질을 통해 각 다이를 연결하는 방식의 첨단 패키징 기술이다. 반도체 칩 크기를 대폭 줄일 수 있어 고성능 반도체 제작의 필수 공정으로 여겨진다. 새 사명으로 데뷔하는 첫 대외 행사인 만큼 향후 회사가 나아갈 방향성을 포함한 청사진에 대해서도 적극 설명하는 시간을 가졌다. 이날 세미텍 부스에는 업계 관계자를 포함해 1000명 이상의 관람객이 방문하며 큰 관심을 모았다. 특히 사명 변경과 함께 합류한 김동선 미래비전총괄 부사장은 고객사와 협력사는 물론 경쟁사 부스 곳곳을 일일이 돌며 반도체 시장 상황과 기술 현황을 꼼꼼히 살폈다. 김 부사장은 “HBM TC본더 등 후공정 분야에선 후발주자에 속하지만 시장 경쟁력의 핵심은 오직 혁신 기술”이라며 “한화세미텍만의 독보적 기술을 앞세워 빠르게 시장을 넓혀나갈 것”이라고 말했다. 김 부사장은 앞서 새 사명을 발표하며 무보수 경영과 R&D(연구개발) 투자 대폭 확대를 약속한 바 있다.

2025.02.20 08:57장경윤 기자

전 세계 반도체 투자, 올해도 '첨단 패키징' 뜬다

올해 반도체 산업에서 첨단 패키징의 존재감이 더욱 커질 전망이다. TSMC는 올해 전체 설비투자에서 첨단 패키징이 차지하는 비중을 높이기로 했으며, 주요 메모리 기업들도 HBM의 생산능력 확대를 위한 패키징 투자에 집중할 것으로 관측된다. 19일 업계에 따르면 전 세계 주요 반도체 기업들은 최첨단 패키징 기술 및 생산능력 확대에 적극 투자할 계획이다. 첨단 패키징은 기존 웨이퍼 회로의 선폭을 줄이는 전공정을 대신해 칩 성능을 끌어올릴 대안으로 떠오르고 있다. 이에 기업들은 칩을 수직으로 적층하는 3D, 기존 플라스틱 대비 전력 효율성이 높은 유리기판, 다수의 D램을 적층하는 HBM(고대역폭메모리)용 본딩 등 첨단 패키징 기술 개발에 주력하고 있다. 일례로 TSMC는 지난 16일 진행한 2024년 4분기 실적발표에서 올해 총 설비투자 규모를 380억~420억 달러(한화 약 55조~61조원)으로 제시했다. 지난해 투자 규모가 약 43조원임을 고려하면 최대 18조원이 늘어난다. 해당 투자 중 15%는 첨단 패키징에 할당된다. 지난해 10%의 비중에서 5%p 상승한 수치다. 금액 기준으로는 전년 대비 2배 증가할 것으로 분석된다. 실제로 TSMC의 CoWoS 패키징은 엔비디아 등 글로벌 빅테크 기업들의 적극적인 주문으로 공급이 부족한 상태다. CoWoS는 칩과 기판 사이에 인터포저라는 얇은 막을 삽입해 칩 성능을 끌어올리는 2.5D 패키징 기술이다. 미국 내 첨단 패키징 투자도 더욱 강화될 전망이다. 미국 상무부는 지난 16일 첨단 패키징 관련 투자에 14억 달러를 지원하겠다고 발표했다. 이에 따라 SKC 자회사 앱솔릭스는 1억 달러를 지원받게 됐다. 앱솔릭스는 미국 조지아주 코빙턴시에서 AI 등 첨단 반도체용 유리기판 양산을 준비하고 있다. 회사는 지난달에도 생산 보조금 7천500만 달러를 지급받은 바 있다. 전세계 1위 규모의 반도체 장비기업 어플라이드머티어리얼즈(AMAT)도 차세대 패키징용 실리콘 기판 기술 개발에 1억 달러의 보조금을 지급받는다. 이외에도 국립 반도체 기술진흥센터가 12억 달러를, 애리조나 주립대가 1억 달러를 지원받는다. 메모리 업계도 AI 산업에서 각광받는 HBM의 생산능력 확대를 위해 첨단 패키징 분야에 힘을 쏟는다. 이미 삼성전자, SK하이닉스 등 국내 메모리 기업들은 지난해 설비투자 계획을 최선단 D램과 HBM에 집중하겠다고 밝힌 바 있다. 마이크론도 지난달 진행한 실적발표에서 "회계연도 2025년(2024년 9월~2025년 8월) 설비투자 규모는 135억~145억 달러 수준"이라며 "설비투자는 최선단 D램 및 HBM에 우선순위를 둘 것"이라고 발표했다.

2025.01.19 12:00장경윤 기자

지금 뜨는 기사

이시각 헤드라인

AI페스타26 개막…에이전틱·피지컬 AI 앞세워 '역대 최대' 규모

태양광 인버터 中 무선백도어 막는데 중국산 탐지장비 쓴다?

국가AI전략위 "정부 AI 도입, 기술보다 제도가 발목…공공 AX 규칙 다시 짠다"

조준희 KOSA 회장 "AI 수요·공급기업 한자리에…실제 사업으로 연결"

ZDNet Power Center