• ZDNet USA
  • ZDNet China
  • ZDNet Japan
  • English
  • 지디넷 웨비나
뉴스
  • 최신뉴스
  • 방송/통신
  • 컴퓨팅
  • 홈&모바일
  • 인터넷
  • 반도체/디스플레이
  • 카테크
  • 헬스케어
  • 게임
  • 중기&스타트업
  • 유통
  • 금융
  • 과학
  • 디지털경제
  • 취업/HR/교육
  • 생활/문화
  • 인사•부음
  • 글로벌뉴스
  • AI의 눈
ZDPick
국감2026
AI페스타26
IT'sight
칼럼•연재
포토•영상

ZDNet 검색 페이지

'3D 반도체'통합검색 결과 입니다. (29건)

  • 태그
    • 제목
    • 제목 + 내용
    • 작성자
    • 태그
  • 기간
    • 3개월
    • 1년
    • 1년 이전

'열 감옥' 족쇄 3D 반도체…냉각 솔루션이 양산 물꼬 트나

평면(2D) 집적도 향상이 물리적 벽에 부딪히며 반도체 업계 관심이 '수직 적층(3D IC)'으로 쏠리는 가운데, 기술 도입 최대 장벽이었던 '발열 문제'를 해결할 냉각 솔루션이 속속 가시화하고 있다. 3D 반도체 시장도 본격 개화를 기대할 수 있다. 11일 반도체 업계에 따르면 국내외 팹리스(반도체 설계전문) 기업이 차세대 반도체 아키텍처로 3D IC 도입을 적극 추진 중인 것으로 파악됐다. 최근 삼성전자 파운드리 생태계에 접수되는 고객 문의 중 상당수가 3D IC 구현에 집중되고 있다. 이는 선단 공정으로 갈수록 트랜지스터 축소에 따른 면적 효율 한계가 뚜렷해지면서, 로직 칩 위에 메모리를 올리거나 이종 다이를 수직으로 쌓아 올려 성능과 면적 효율을 동시에 잡으려는 움직임이 본격화된 결과다. 국내 반도체 업계에서도 3D IC 양산 사례가 등장하고 있다. 코아시아세미가 대표 사례다. 회사는 로직 시스템온칩(SoC) 위에 D램을 수직 적층하는 3D IC 패키지 적용 제품 양산에 돌입한 바 있다. 하지만 3D 반도체는 태생적으로 열과의 싸움을 피할 수 없는 구조적 한계를 안고 있다. 칩을 수직으로 겹겹이 쌓을수록 안쪽 깊숙이 갇힌 다이(Die)의 열이 외부로 방출되지 못하는 열 감옥 현상이 발생하기 때문이다. 메모리 소자의 경우 일정 온도 이상 상승하면 전하 누설이 심화돼 데이터를 유지하기 위한 리프레시 주기를 억지로 단축해야 하는데, 이는 시스템 전반의 치명적 성능 저하로 이어진다. 업계에서는 최근 이 같은 발열 난제를 해결할 하드웨어·소프트웨어 방열 기술이 빠르게 성숙하면서 3D 구조 도입 속도가 붙기 시작했다는 평가가 나온다. 반도체 업계 한 관계자는 "이전까지 발열을 이유로 칩 성능에도 제한이 있었는데 냉각 솔루션이 발전하면서, 발열 걱정 때문에 칩 성능을 제한하는 일이 줄었다"며 "냉각 기술이 3D 반도체 시장 개화에 결정적 역할을 할 것"이라고 말했다. 3D IC 시장 개화는 물리적 크기 한계에 부딪힌 반도체 구조와 방열 기술 발전이 맞물린 결과로 풀이된다. 평면상에서 집적도를 높이기 어려워진 칩 제조사의 적층 요구에 차세대 냉각 기술이 해법을 제시한 것이다. 전덕호 프라임마스코리아 대표는 "단순히 냉각 기술이 발전해서 3D로 쌓기 시작했다기보다는, 평면 미세화 한계로 더 이상 칩을 작게 만들 수 없다는 '적층의 당위성'이 먼저 임계점에 달했다"며 "수직으로 쌓아야만 하는 산업 요구가 확립된 이후 이를 구현하기 위한 핵심 전제조건으로 냉각 기술이 뒤따라 발전하면서 비로소 3D 상용화 물꼬가 트였다"고 설명했다.

2026.09.11 18:41전화평 기자

SK하이닉스 "3D 스택드 D램에 파운드리 공정 활용"

SK하이닉스가 차세대 메모리 '3D 스택드(stacked) D램' 개발에 파운드리 공정을 활용할 수 있다고 9일 밝혔다. 전날 이천캠퍼스 수펙스센터에서 열린 '2026 SK하이닉스 미래포럼'에서 SK하이닉스 김경훈, 손호영 부사장은 3D 기술 주요 방향으로 D램 주변회로의 로직 파운드리 공정 활용, 데이터 버스 대역폭 극대화, 초단거리 전송 등을 제시했다. 3D 스택드 D램은 로직 반도체 위에 D램을 수직으로 직접 쌓아 올리는 첨단 적층 기술이다. 데이터 통로(I/O)를 대폭 늘려 지연시간을 최소화하고 전력 효율과 공간 활용도를 개선할 수 있다. 김 부사장과 손 부사장은 이 기술을 구현하려면 설계와 발열 문제뿐 아니라 미세 인터커넥트와 본딩, 공정 통합 등 패키징 영역 난제를 함께 해결해야 한다고 설명했다. 또한 전공정과 후공정(패키징), 파운드리와 메모리 기술 경계가 가까워진 만큼 기존 영역을 넘어선 공동 최적화가 중요해질 것으로 내다봤다. 손 부사장은 "3D 기술은 팹과 패키징의 기술 경계까지 바꾸고 있다"며 "어드밴스드 패키지 기술 혁신과 함께 기존 영역을 넘어선 최적화와 새로운 협업 체계를 만드는 것이 중요하다"고 강조했다. 같은 주제로 발표를 한 신창환 고려대 교수는 "3D D램은 단순히 칩을 수직으로 쌓는 기술을 넘어, 메모리와 로직 경계를 허무는 기술"이라며 "소자 미세화가 한계에 가까워지고 시스템과 메모리 간 데이터 이동에 따른 시간·전력 소모가 증가하면서 3D 기술로 전환은 불가피하다"고 설명했다. 이에 소재, 소자, 패키징, 아키텍처 등 네 영역을 인공지능(AI)으로 연계한 3D 통합 설계 프레임워크를 제안했다. 곽노정 SK하이닉스 사장은 인사말에서 "과거 메모리 시장은 누가 더 빠르게 달리는지 경쟁하는 '직선도로'였다면, 현재는 시시각각 변하는 '곡선도로'를 달리는 것과 같다"며 "내부 역량뿐 아니라 외부 환경 변화 속도와 방향을 파악하고 유연하게 적응하는 속도도 중요하다"고 당부했다.

2026.09.09 11:51진운용 기자

어플라이드, AI메모리 핵심요소 '3D 적층' 주목…韓 협력 강화

글로벌 반도체 장비업체인 어플라이드머티어리얼즈가 AI 반도체의 필수 요소인 최첨단 패키징 사업을 강화한다. 중장기 수요를 바탕으로 장비 공급 능력을 강화하는 한편, 고객사와 차세대 기술 개발에도 나서고 있다. 특히 향후 삼성전자, SK하이닉스 등 국내 기업과 고대역폭메모리(HBM)·3D D램 분야에서의 협력이 기대된다. 어플라이드머티어리얼즈코리아(이하 어플라이드)는 31일 서울 코엑스 오크우드호텔에서 'AI 시대를 위한 D램·첨단 패키징 미디어 브리핑'을 열고 AI 메모리 시장에 대한 사업 전략을 밝혔다. 어플라이드는 AI용 고성능 반도체에서 3D(수직) 적층 기술의 활용도가 급증할 것으로 보고, 최첨단 패키징 솔루션을 적극 개발하고 있다. 대표적인 사례가 HBM이다. HBM은 복수의 D램을 수직으로 적층한 뒤, 실리콘관통전극(TSV)으로 연결해 데이터 처리 성능을 크게 끌어올린 반도체다. 엔비디아·AMD를 비롯한 글로벌 빅테크 주도로 수요가 폭증하고 있다. 어플라이드는 차세대 HBM에 도입될 수 있는 다이-투-웨이퍼(D2W) 하이브리드 본딩 장비를 개발해 왔다. 하이브리드 본딩은 각각의 칩의 구리를 직접 이어붙이는 기술이다. 기존 칩 간 연결에 쓰이던 마이크로범프(돌기)가 필요하지 않아, HBM의 집적도 및 전력 효율성, 성능을 높이는 데 용이하다. HBM에서 하이브리드 본딩을 상용화하려면 본딩 뿐만 아니라 각 칩을 평탄화하는 CMP, 표면 세정, 매우 정밀한 정렬 등을 구현해야 한다. 어플라이드는 이를 키넥스(Kinex) 본딩 시스템으로 통합 지원하고 있다. 무쿤드 스리니바산 어플라이드 그룹 부사장은 "3D 적층 전반에 있어 하이브리드 본딩이 필수적으로 동반돼야 할 것으로 보인다"며 "흥미를 가지고 있는 많은 고객사와 협력하고 있는 상태"라고 말했다. 3D D램도 유망한 적용처다. 3D D램은 트랜지스터 구성 요소인 비트라인 혹은 워드라인을 세워, 기존 수평으로 집적되던 셀을 수직으로 적층하는 기술이다. 이를 활용하면 같은 면적에 더 많은 셀을 넣을 수 있고, 트랜지스터 간격이 넓어져 간섭 현상도 줄어든다. 또한 회로 선폭을 극한으로 줄일 필요가 없어, 고비용의 극자외선(EUV) 공정을 거치지 않아도 된다. 어플라이드는 이 같은 사업 전망을 토대로 삼성전자, SK하이닉스 등 국내 메모리 제조업체와의 협력을 적극 강화할 것으로 관측된다. 박 대표는 "삼성전자와 SK하이닉스는 AI 생태계에서의 역할이 대두되고 있고, 생산능력 확장에도 적극 나서고 있다"며 "메모리를 넘어 패키징 분야에서도 기술 개발 및 상용화를 앞당기기 위한 논의를 많이 하고 있다"고 강조했다. 무쿤드 부사장은 "반도체에 대한 수요가 공급을 크게 상회하고 있어, 생태계 차원에서 반드시 생산량 확대가 이뤄져야 한다"며 "고객사에서 로직 및 메모리반도체 팹을 적극 증설하는 가운데, 당사에 대한 장비 추가 공급 요청도 계속해서 오고 있다"고 말했다. 한편 어플라이드는 고객사와 협력해 신규 장비 상용화를 가속화하는 EPIC 센터를 운영하고 있다. 현재 첫 R&D 장비가 투입돼, 1~2개월 내 본격 가동될 것으로 예상된다. 향후 한국 고객사 대응 강화를 위한 '어플라이드 컬래버레이션 센터 코리아'를 설립 추진 중이다.

2026.08.31 15:47장경윤 기자

中 CXMT, 고유전율 D램 소재 양산 적용...삼성·SK '맹추격'

D램 업계 후발주자인 중국 창신메모리(CXMT)의 기술 추격이 거세다. 기존 메모리 선두업체들의 전유물처럼 여겨지던 고유전율(High-k) 소재를 최신 D램 제품에 성공적으로 양산 적용한 것으로 확인됐다. 이에 삼성전자·SK하이닉스 등은 초격차를 통한 경쟁력 우위를 위해 4F스퀘어, 3D D램 등 차세대 구조 개발에 박차를 가하고 있다. 최정동 테크인사이츠 수석부사장은 27일 메모리 산업 동향 웨비나에서 최첨단 D램 기술 개발 로드맵에 대해 이같이 밝혔다. 테크인사이츠는 반도체 전문 분석기관이다. 中, 고성능 D램 소재 'High-k'도 본격 도입…선두 업체 맹추격 글로벌 D램 시장은 국내 삼성전자, SK하이닉스와 미국 마이크론 등 소위 빅3 기업이 주도해 왔다. 이들 기업은 12나노미터(nm)급 D램 및 고대역폭메모리(HBM) 상용화로 AI용 고부가 메모리 출하량을 적극 늘리는 추세다. 그러나 중국 기업들의 추격도 거세다. 현재 중국 최대 D램 제조업체인 CXMT는 G4(16나노급) 공정을 기반으로 DDR5 및 LPDDR5 제품 상용화에 성공한 상황이다. 최근에는 D램 내 트랜지스터에 기존 선두업체들만 적용하던 고성능 소재도 활용하기 시작한 것으로 나타났다. 최 부사장은 "중요한 점은 당사 조사 결과 CXMT가 G4 공정 및 LPDDR5X 제품에 High-k 메탈 게이트(HKMG) 기술을 성공적으로 도입했다는 것"이라고 강조했다. High-k는 회로 간 누설 전류를 막는 절연막에 쓰이는 소재다. 동일한 전압에서 더 많은 전하(전자의 흐름)을 저장할 수 있어, 기존 절연막 소재(실리콘산화물, SiO2) 대비 초미세 공정을 구현하는 데 용이하다. 때문에 삼성전자, SK하이닉스, 마이크론은 4~5년 전부터 이 소재를 도입하고 있다. HBM 기술 역시 고도화하고 있다. 현재 CXMT는 G3(18나노급) 공정을 사용해 HBM2E(3세대 HBM)의 리스크 양산(초도생산) 단계에 진입한 것으로 알려졌다. G4 공정 기반의 HBM3는 샘플링을 진행 중이다. 최 부사장은 "CXMT는 선두업체보다 약 2세대 정도 기술이 뒤쳐져 있으나, 더 높은 성능의 메모리 솔루션을 향해 HBM 로드맵을 꾸준히 발전시키고 있다"며 "G5(15나노급) D램 공정도 개발되고 있다"고 평가했다. D램 3강, 4F스퀘어·3D D램으로 기술 변혁 시도 삼성전자, SK하이닉스, 마이크론은 10나노미터 미만의 차차세대 D램(D0A) 개발로 기술 초격차를 꾀하고 있다. 특히 기존 D램의 구조를 바꾼 4F스퀘어, 3D D램을 가장 유력한 후보로 보고 있다. 최 부사장은 "현재 당사 평가로는 삼성전자와 SK하이닉스는 4F스퀘어 D램을 추진할 가능성이 높다"며 "반면 마이크론은 3D D램으로 바로 이동할 가능성이 더 높아 보인다"고 말했다. 4F스퀘어 D램은 메모리 셀(데이터를 저장하는 최소 단위)의 구조를 기존 수평이 아닌 수직으로 배치하는 차세대 D램이다. 스퀘어란, 셀 내 트랜지스터에 전압을 인가하는 구성 요소가 얼마나 큰 면적을 갖고 있는지 나타내는 척도다. 기존 D램은 6F스퀘어 구조를 갖추고 있다. 셀 면적이 줄어들수록 D램의 집적도가 높아져, 데이터 처리 성능 및 전력 효율성을 향상시킬 수 있다. 업계가 4F스퀘어 구조에 주목하는 이유다. 3D D램은 비트라인 혹은 워드라인을 세워, 기존 수평으로 집적되던 셀을 수직으로 적층하는 기술이다. 비트라인과 워드라인은 셀 내 트랜지스터를 동작하게 하는 구성 요소다. 3D D램 구조에서는 같은 면적에 더 많은 셀을 넣을 수 있고, 트랜지스터 간격이 넓어져 간섭 현상도 줄어든다. 다만 3D D램은 새로운 소재와 본딩 기술을 도입해야 하는 등 4F스퀘어 대비 기술적 난이도가 높다고 평가받는다. 최 부사장은 "3D D램은 여전히 기술적으로 매우 도전적인 과제로, D0A에서 상용화되기에는 상당한 공정 복잡성과 수율 문제를 야기한다"며 "이러한 이유로 4F스퀘어 D램이 D0A 세대에서 보다 실용적인 후보로 떠오르고 있다"고 설명했다.

2026.08.27 14:02장경윤 기자

코아시아세미, 국내 DSP 업계 첫 3D IC 패키지 적용 SoC 양산

국내 디자인하우스 업계에서 3차원 집적회로(3D IC) 패키지를 적용한 시스템반도체 첫 양산 사례가 나왔다. 코아시아세미는 국내 디자인하우스 중 최초로 3D IC 패키지가 적용된 시스템온칩(SoC)의 양산에 돌입했다고 11일 밝혔다. 3D IC 패키지는 실리콘관통전극(TSV) 등 수직 연결 기술을 적용해 로직 SoC와 메모리 등 여러 다이(Die)를 수직으로 쌓는 기술이다. 기존 2D나 2.5D 구조보다 메모리 대역폭이 높고 데이터 이동 효율이 우수해 최근 차세대 인공지능(AI) 반도체 분야에서 핵심 기술로 꼽힌다. 맞춤형 설계 비중이 크고 제조 공정이 복잡해 양산 난이도가 높은 것으로 알려져 있다. 이번에 양산에 들어간 제품은 웨이퍼 위에 웨이퍼를 직접 붙이는 'WoW(Wafer-on-Wafer) 하이브리드 본딩' 기술이 적용됐다. 로직 SoC 위에 맞춤형 D램 복수 개를 수직 적층한 구조다. 다이를 개별 적층하는 CoW(Chip-on-Wafer) 방식 대비 층간 거리를 줄여 대용량 데이터 처리 성능을 향상시켰다. 코아시아세미는 지난 1월 3D IC 패키지 프로젝트를 착수한 이후 개발을 거쳐 양산 체제를 구축했다. 회사는 현재 3D 패키지를 적용한 추가 프로젝트의 개발 막바지 단계를 진행 중이며, 글로벌 고객사들과 관련 협력을 논의하고 있다. 신동수 코아시아세미 대표이사는 "3D 패키지 등 차세대 시스템반도체는 설계 역량과 함께 파운드리, OSAT 등 공급망 관리 역량이 필수적"이라며 "글로벌 고객과의 개발 및 공급 협력을 지속 확대하겠다"라고 말했다.

2026.08.11 16:36전화평 기자

같은 커스텀 메모리, 다른 길…한국은 HBM·중국은 3D로 승부

인공지능(AI) 반도체 시대가 본격화하면서 메모리 산업 경쟁 축이 범용품 생산에서 고객 맞춤형 설계로 이동하고 있다. 하지만 한국과 중국이 바라보는 '커스텀 메모리' 전략은 출발점부터 다르다. 한국이 고성능 AI 반도체 시장에서 빅테크 고객을 확보하고 차세대 메모리 표준을 선점하기 위한 전략으로 커스텀 고대역폭메모리(HBM)을 앞세우는 반면, 중국은 미국 정부의 반도체 제재를 우회하기 위한 대안으로 3D 커스텀 메모리 기술을 키우고 있다. 5일 반도체 업계에 따르면 삼성전자와 SK하이닉스는 HBM4 이후 커스텀 HBM 시장 확대에 주력하고 있다. AI 반도체가 그래픽처리장치(GPU) 중심에서 주문형 반도체(ASIC), 신경망처리장치(NPU) 등으로 다변화하면서 고객별 요구사항이 달라지고 있기 때문이다. 반도체 업계 관계자 A는 "한국 메모리 업계는 HBM4부터 맞춤형을 지원하기 시작해, HBM4E부터는 커스텀으로 전환하려고 한다"며 "기존 JEDEC 규격에 맞춰 찍어내던 범용 메모리와 완전히 다른 시장이 열리는 것"이라고 말했다. 삼성전자와 SK하이닉스는 고객 맞춤형 설계 역량 확보에 집중하고 있다. HBM 베이스 다이 구조를 변경하거나 인터페이스를 최적화하고, 파운드리와 패키징 기술을 결합해 고객이 원하는 AI 반도체에 맞는 메모리를 제공하는 방식이다. 앞선 관계자 A는 "앞으로 HBM 경쟁은 누가 더 많은 제품을 생산하느냐보다 누가 고객 AI 시스템에 맞는 메모리를 설계할 수 있느냐가 중요할 것"이라며 "커스텀 HBM은 메모리 업체가 AI 반도체 생태계 안으로 들어가는 수단"이라고 말했다. 삼성전자는 메모리와 파운드리를 동시에 보유한 점을 활용해 커스텀 HBM 경쟁력을 강화할 계획이다. AI 반도체 고객이 원하는 로직과 메모리, 첨단 패키징을 하나의 솔루션 형태로 제공할 수 있다는 점을 부각하고 있다. SK하이닉스 역시 그간 HBM 시장 주도권을 기반으로 고객 맞춤형 메모리 협력을 확대하고 있다. HBM 공급을 넘어 AI 고객과 제품을 공동 설계하는 파트너로 역할을 넓히겠다는 전략이다. 반면 중국 커스텀 메모리 전략은 다소 다른 방향으로 전개되고 있다. 미국의 반도체 수출 규제로 HBM 확보와 첨단 공정 접근이 제한되면서 기존 방식으로는 AI 경쟁에 참여하기 어려워졌기 때문이다. 중국에서는 3D IC와 칩렛, 하이브리드 본딩 등을 활용한 커스텀 메모리가 새로운 대안으로 떠오르고 있다. 최첨단 HBM을 그대로 따라가기보다 기존 메모리를 적층하거나 패키징 기술을 활용해 AI 시스템 성능을 끌어올리는 방식이다. AI 반도체 업체 고위 관계자 B는 "3D D램은 결국 커스터마이즈 D램이라고 보면 된다"며 "현재 중국이 3D 기술 관련해서는 글로벌 리더"라고 설명했다. 그는 "삼성전자와 SK하이닉스는 표준 D램을 대량 생산하는 것이 핵심 사업 모델이고, 특정 고객용 커스터마이즈 D램 제작은 수지타산을 맞추기 어려울 확률이 높다"며 "해당 분야에선 중국이 치고 나갈 가능성이 충분하다"고 분석했다. 다만 중국이 집중하는 3D 적층 기술이 장기 해법이 될 수 있을지는 지켜봐야 한다는 지적도 나온다. 메모리를 수직으로 쌓으면 데이터 처리속도와 집적도를 높일 수 있지만, 적층 수가 늘수록 발열과 전력 공급, 수율 문제가 커진다. 한 반도체 업체 대표 C는 "HBM만 해도 계속 쌓을 수 있을지에 대해 의견이 갈린다"며 "반도체는 계속 발전할텐데 여기서 한두 번 쌓는 게 크게 의미가 있을 것 같지 않다"고 설명했다. 업계에서는 AI 반도체 시장 확대와 함께 메모리 역시 고객 맞춤형 제품 비중이 점차 커질 것으로 보고 있다. 또 다른 반도체 업계 관계자 D는 "범용 메모리 중심의 기존 사업 구조에서는 대량 생산과 원가 경쟁력이 중요했지만, 앞으로는 고객별 요구에 대응할 수 있는 설계와 생산 유연성이 중요해질 수 있다"고 말했다.

2026.08.05 11:12전화평 기자

K-메모리가 신중한 3D IC…中 CXMT, 틈새 전략 속도

AI 반도체 성능을 높이는 방식이 미세공정 경쟁에서 칩을 수직으로 쌓는 적층 기술 경쟁으로 옮겨가고 있다. 로직과 메모리를 하나의 패키지로 구현하는 3D IC가 차세대 AI 반도체 기술로 주목받으면서다. 엔비디아 중심의 범용 AI 칩뿐 아니라 주문형반도체(ASIC), 추론용 AI 칩 수요가 늘면서 고객별 요구에 맞춰 메모리와 로직을 통합하려는 움직임도 확산되고 있다. 24일 반도체 업계에 따르면 최근 글로벌 팹리스와 AI 반도체 업체들은 3D IC 적용 가능성을 적극 검토하고 있다. 특히 삼성전자 파운드리에는 관련 문의가 이어지고 있는 것으로 알려졌다. 한 팹리스 업계 관계자는 "삼성전자 파운드리에 3D IC 관련 문의를 하면 '요즘 오는 고객들은 모두 3D IC를 묻는다'는 이야기를 들을 정도"라며 "AI 칩 차별화 수요가 맞물리면서 관심이 빠르게 커지고 있다"고 말했다. 다만 업계에서는 최근 주목받는 3D IC 시장이 기존 D램 산업과는 사업 구조부터 다르다고 입을 모은다. 특히 D램 기반 3D IC는 고객 요구에 맞춰 메모리를 설계하는 커스텀 D램 성격이 강해 표준 제품을 대량 생산하는 기존 메모리 사업과는 결이 다르다는 설명이다. 반도체 업계 관계자는 "3D D램은 결국 커스터마이즈 D램이라고 보면 된다"며 "고객마다 원하는 메모리 구성과 적층 방식이 달라 표준 제품을 대량 생산하는 사업과는 성격이 다르다"고 설명했다. 이어 "삼성전자와 SK하이닉스는 표준 D램을 대량 생산하는 것이 핵심 사업 모델"이라며 "특정 고객만을 위한 커스터마이즈 D램을 만드는 것은 수지타산이 맞기 어려울 것"이라고 분석했다. 실제 업계에서는 삼성전자와 SK하이닉스가 3D IC 관련 선행 연구는 이어가겠지만, 본격적인 사업화에는 신중한 행보를 보일 것으로 전망한다. 연구개발이나 신사업 차원의 검토는 가능하지만, 사업부 전체가 움직이는 수준까지 확대되기는 쉽지 않을 것이라는 게 업계의 중론이다. 이 때문에 업계에서는 대규모 양산보다 틈새 시장을 노리는 후발 메모리 업체들이 3D IC 시장을 먼저 공략할 가능성이 높다고 보고 있다. 대표적인 사례가 중국 창신메모리테크놀로지(CXMT)다. 미국의 대중 반도체 규제로 고대역폭메모리(HBM) 시장 진입이 쉽지 않은 CXMT는 차세대 AI 메모리 기술 가운데 하나로 3D IC 역량 확보에 힘을 쏟고 있는 것으로 알려졌다. 범용 D램 시장에서 삼성전자와 SK하이닉스를 정면으로 추격하기보다 고객 맞춤형 메모리 시장을 공략하는 전략을 택했다는 분석이다. 반도체 업계 관계자는 "중국은 이미 글로벌보다 먼저 3D D램 샘플칩이 다수 나왔고 저희도 관련 프로젝트를 여러 건 진행하고 있다"며 "향후에는 CXMT나 윈본드처럼 니치 마켓을 노리는 업체들이 먼저 시장을 형성할 가능성이 크다"고 말했다.

2026.07.24 15:07전화평 기자

SK하이닉스, 또 쌓는다...온디바이스 AI용 '3D 적층 D램' 개발 시동

SK하이닉스가 온디바이스AI향 차세대 D램으로 평가되는 3D 적층(Stacked) D램 개발에 속도를 낸다. 최근 미국 고객사와 협력해 관련 기술을 공동 설계할 인재 채용을 시작한 것으로 파악됐다. 3D 적층 D램-온(on)-로직(Logic) 설계는 로직 반도체(시스템 반도체) 위에 메모리를 직접 쌓아올리는 차세대 반도체 기술이다. 생성형 AI 이후 피지컬 AI 시대 온디바이스 방식의 엣지 AI 기기의 핵심 반도체로 작동할 것으로 기대된다. 24일 업계에 따르면 SK하이닉스는 최근 미국 산호세에 위치한 미주 법인을 통해 3D 적층(Stacked) D램-온(on)-로직(Logic) 설계 엔지니어를 채용하고 있다. SK하이닉스가 3D 적층 D램 분야의 전문 인력을 채용하는 것은 이번이 처음이다. 해당 기술이 온디바이스 AI 영역에서 차세대 메모리반도체로 주목받고 있는 만큼, 선제적으로 상용화 준비에 나서려는 것으로 풀이된다. 특히 SK하이닉스는 이미 특정 고객사와 해당 기술 적용을 위한 협력 관계를 맺은 것으로 파악된다. 회사는 이번 채용 공고에서 "미국 고객사와 긴밀히 협력해 3D 적층 D램 로직(logic) 다이 공동 설계를 주도할 수 있는 인재를 찾고 있다"며 "변화하는 기술 요구사항과 시장 수요에 부합하는 다이 설계 솔루션을 제공하는 것이 목표"라고 설명했다. 세부적으로 SK하이닉스는 3D 적층 D램-온-로직 디자인 설계를 담당할 인력을 모집한다. 3D 적층 D램-온-로직은 시스템반도체 위에 D램을 수직으로 직접 쌓아 올리는 최첨단 적층 기술이다. 단순히 두 칩을 위아래로 배치하는 PoP(패키지-온-패키지)보다 칩 간 연결 거리를 크게 줄일 수 있으며, 동일한 면적에서 더 많은 데이터 전송통로(I/O)를 구현할 수 있다. 덕분에 데이터 전송 지연을 줄이고 전력 효율과 공간 활용도를 높일 수 있다. SK하이닉스의 설명에 따르면 해당 기술은 주로 온디바이스 AI 시장을 타겟으로 개발되고 있다. 온디바이스 AI는 높은 메모리 대역폭과 저전력 특성을 동시에 요구하기 때문에 PoP 구조로는 성능 구현에 한계가 있다는 지적이 제기돼 왔다. 가장 유망한 적용처로는 모바일 AP(어플리케이션 프로세서) 등이 거론된다. 모바일 AP는 스마트폰의 두뇌 역할을 담당하는 시스템반도체로, 기기 내 온디바이스 AI 구현을 위해 가장 최첨단 파운드리 및 패키징 공정을 채용하는 분야다. 애플과 퀄컴 등이 대표적인 설계 기업이다. 이와 관련 안현 개발총괄 사장은 지난 4월 열린 'TSMC 테크놀로지 심포지엄 2026'에서 "메모리와 로직 기술의 통합은 기존 구조의 한계를 뛰어넘어 AI 성능을 극대화할 기술적 돌파구"라며 "커스텀 고대역폭메모리(HBM)를 넘어 고대역폭플래시(HBF), 3D 적층 D램-온-로직에 이르기까지 고객의 다양한 워크로드에 최적화된 솔루션을 제공할 것"이라고 밝힌 바 있다.

2026.07.24 11:03장경윤 기자

6.5조 실탄 쥔 中CXMT 16일 상장…맞춤형 메모리로 시장 공략할까

중국 최대 메모리 반도체 기업 창신메모리(CXMT)가 16일 대규모 기업공개(IPO)를 앞둔 가운데, 국내 메모리 업계에 미칠 파장에 이목이 쏠리고 있다. 당장의 파급력은 제한적일 것이란 시각이 우세하지만, CXMT가 차세대 '커스텀 메모리(맞춤형 반도체)' 시장에서 발빠르게 주도권을 쥐고 있어 경계가 필요하다는 지적이 나온다. 10일 업계에 따르면 CXMT 상장일은 16일(현지시간)로 확정됐다. 이번 IPO를 통해 조달하는 자금은 295억 위안(약 6조 5000억원) 규모다. 상하이 커촹반 역대 2위다. 조달 자금은 주력 생산라인의 미세공정 전환, 반도체 장비 투자, 차세대 D램 연구개발(R&D) 등에 집중 투입할 예정이다. CXMT, 'DDR4 빈집' 파고들어 덩치 키워 현재 CXMT가 점유율을 공격적으로 늘리며 잠식 중인 주력 시장은 구형 제품인 DDR4다. 앞서 삼성전자, SK하이닉스, 마이크론 등 메모리 3사가 고대역폭메모리(HBM) 등 수익성이 높은 고부가품에 집중하면서 DDR4 생산을 사실상 단종한 바 있다. 이에 DDR4 물량이 급격히 부족해졌고, CXMT는 이 빈 공간을 파고들어 덩치를 키웠다. 시장조사업체 옴디아에 따르면 전 세계 D램 판매액 기준 CXMT 점유율은 지난해 2분기 3.97%에서 4분기 7.67%로 뛰었다. 올 1분기 CXMT 전체 매출은 508억 위안으로 전년 동기 대비 719% 증가했고 순이익은 247억 6200만 위안으로 1688% 폭증했다. CXMT 상장이 당장 국내 메모리 양사에 미치는 영향은 제한적일 것으로 관측된다. 글로벌 고객사들이 미·중 무역분쟁으로 인한 공급망 단절 등 지정학 리스크를 이유로 CXMT 제품 채용을 꺼리고 있기 때문이다. 애플의 경우 지난 2022년 원가 절감을 위해 중국 양쯔메모리(YMTC)의 낸드플래시 활용을 검토했다가 정치권 반발로 철회한 바 있다. 최근에도 애플은 중국용 제품에 CXMT 메모리 탑재를 테스트한 것으로 전해진다. 그러나 업계 안팎에서는 애플이 정치권 압박을 무시하기 어려울 것으로 보고 있다. 한 반도체 업계 관계자 A는 "애플조차 테스트 과정에서 미국 정부 눈치를 심하게 볼 수밖에 없는 상황"이라며 "납품이 언제 갑자기 끊길지 모르는 리스크를 감수해야 하는 만큼, 다른 글로벌 기업이 중국산 메모리를 채택하는 것은 현실적으로 훨씬 더 힘들다"고 지적했다. HBM 제재가 키운 '3D IC'… 보조금 기댄 성장 한계 지적도 CXMT가 궁극적으로 노리는 돌파구는 3D IC 기반 커스텀 메모리 시장이다. 미국의 강력한 수출 제재로 HBM을 정상적으로 공급받을 수 없는 중국 시장에서, 사실상 HBM 대안으로 3D IC 적층 기술이 먼저 태동·성장했기 때문이다. CXMT의 커스텀 메모리가 당장 글로벌 경쟁력을 갖추기엔 무리라는 분석도 있다. 반도체 업계 관계자 B는 "현재 중국 내 3D IC 투자는 수율이나 경제성을 전혀 신경 쓰지 않고 정부의 막대한 보조금을 바탕으로 진행된다"며 "해외 고객에 납품할 때 중국 정부가 비용을 보전할리 만무하기 때문에 글로벌 시장에 통용될 원가 경쟁력은 전혀 갖추지 못한 상태"라고 평가했다. 그럼에도 업계는 CXMT가 기술적으로 글로벌 메모리 3사 바로 아래 단계까지 바짝 추격한 점을 예의주시하고 있다. 특히 특정 고객사의 로직 다이 규격에 맞춰 제작하는 커스텀 메모리 분야에서는 CXMT가 경쟁사보다 앞선다는 평가도 있다. 엔비디아 같은 초대형 고객사 물량에 집중하는 국내 대형 메모리 업체는 중소 팹리스나 스타트업을 위한 맞춤형 사업을 전개하기 쉽지 않은 구조다. CXMT는 이 틈새를 파고들고 있다. 아직 커스텀 메모리 시장이 본격 개화하지는 않았지만, 장기적으로는 CXMT가 메모리 파운드리(반도체 위탁생산)로 성장할 잠재력도 있다는 의견도 나온다. 국내 한 인공지능(AI) 반도체 고위 관계자 C는 "메모리 반도체도 점차 파운드리화될 수밖에 없고, 예전처럼 기성품이 아닌 고객 맞춤형으로 갈 수밖에 없는 시대의 시작 단계에 왔다"며 "중국 업체는 이 틈새시장을 선점해 향후 주요 플레이어로 도약하려는 뚜렷한 목표를 갖고 있다"고 분석했다.

2026.07.10 16:05전화평 기자

자이스, 용인에 첫 반도체 센터…韓고객과 패키징 협력 강화

글로벌 광학 기업 자이스가 국내 주요 반도체 기업과 협력을 강화한다. 반도체 수율 향상을 위한 포토마스크·패키징 장비를 용인에 도입해, 고객사 평가 및 검증을 앞당긴다는 전략이다. 자이스코리아는 10일 서울 웨스틴 조선에서 미디어간담회를 열고 국내 반도체 사업 강화 전략을 밝혔다. 자이스코리아는 지난 9일 용인에 자사 반도체 사업부의 첫 글로벌 '자이스 반도체 이노베이션 센터(ZSKIC)'를 개소한 바 있다. 총 350제곱미터(㎡) 규모 ZSKIC는 최신 포토마스크 솔루션과 고정밀 계측 및 검사 솔루션 등을 고객사가 직접 체험할 수 있는 시설이다. 이를 통해 고객 양산 환경에 맞춘 솔루션 개발 및 검증을 신속하게 지원할 수 있다는 게 회사 설명이다. 이번 센터는 고대역폭메모리(HBM), 하이브리드 본딩 등 최첨단 패키징 기술 개발 협력에 초점을 맞출 예정이다. 미하엘 헨첼 자이스 SMT 첨단패키징사업부 부서장은 "이노베이션 센터 내 장비로 인공지능(AI) 슈퍼사이클의 큰 원동력 중 하나인 패키징 개발 속도를 높이겠다"고 말했다. ZSKIC에는 자이스의 'NLX-100' 및 'DUNE 100' 장비를 도입했다. NLX-100은 3D 엑스레이 계측·검사 솔루션이다. 복잡한 패키지 구조에 대한 고해상도 진단 및 데이터를 제공한다. DUNE 100은 반도체 웨이퍼 형상을 측정하고 교청하는 솔루션이다. 화학 물질 없이도 반도체 제조 공정에서 발생하는 휨(워피지) 현상과 특정 영역 왜곡을 교정할 수 있다. 매튜 M 윌슨 자이스코리아 반도체사업부장은 "자이스는 전 세계 최고의 광학 기술을 가지고 있고, 이를 고객들이 최대한 빠르게 자사 솔루션에 활용하도록 돕겠다"며 "향후에도 차세대 포토마스크 수리 장비를 도입하는 등 5개년 계획을 가지고 센터 운영을 확대하겠다"고 말했다. 자이스는 지난 1986년 설립된 독일 광학 기업이다. 반도체, 의료, 소비재 등 여러 산업 분야에서 광학 솔루션을 공급해 왔다. 반도체 산업의 경우, 최첨단 공정 기술인 극자외선(EUV) 노광장비용 광학 렌즈에서 독보적 입지를 확보했다.

2026.07.10 15:04장경윤 기자

니어필드 인스트루먼트, 3.8억달러 시리즈 D 투자 유치

첨단 반도체 3D 계측·공정 제어 기업 네덜란드 니어필드 인스트루먼트(아래 니어필드)가 3억 8000만 달러 규모 시리즈 D 투자 라운드를 마감했다고 22일 밝혔다. 네덜란드 딥테크 분야 사상 최대 투자 유치다. 이번 투자 라운드에서 니어필드 기업가치는 16억 달러로 평가됐다. 니어필드는 "최첨단 공정 수율을 높일 수 있는 '비파괴 3D 원자현미경(AFM)' 솔루션 기술력을 인정받았다"며 "반도체 계측·검사 글로벌 선도 기업으로 성장하는 과정에서 중요한 이정표"라고 강조했다. 이번 투자 라운드는 피델리티 매니지먼트 앤 리서치 컴퍼니가 신규 투자자로 주도했다. 기존 투자사 테마섹, 월든 캐털리스트 벤처스, 이노베이션 인더스트리즈, 엠앤지, 인베스트-NL, TNO 벤처스, ING 등도 참여했다. 카타르 국부펀드 카타르투자청도 신규 투자자다. 니어필드는 "투자금은 혁신 로드맵을 앞당기고, 전 세계에 애플리케이션 우수성센터를 설립하며, 생산능력을 확대하는 데 투입한다"며 "글로벌 고객 지원 조직을 강화하고, 세계적 반도체 제조업체들과 공동 연구개발도 확대할 계획"이라고 설명했다. 인공지능(AI) 기술 확산으로 반도체 산업은 에너지 소비를 줄이는 동시에 컴퓨팅 성능과 데이터 처리와 이동속도, 효율을 높여야 하는 상황이다. 니어필드는 "고수치개구수 극자외선(High-NA EUV), 게이트올어라운드(GAA), 상보형 전계효과 트랜지스터(CFET) 아키텍처 및 하이브리드 본딩 기반 3D 집적에 필요한 계측 기술을 제공한다"며 "이를 통해 차세대 AI 컴퓨팅 확장성, 에너지 효율, 제조 용이성, 신뢰성 확보에 핵심 역할을 한다"고 밝혔다. 손영권 월든 카탈리스트 벤처스 창립 매니징 파트너는 "니어필드 인스트루먼트는 AI의 빠른 확장과 갈수록 복잡해지는 3D 반도체 아키텍처 전환이라는 2가지 산업 변화 교차점에서 사업을 펼치고 있다"며 "반도체 산업이 중요한 새 국면에 접어들면서, 첨단 계측과 검사는 차세대 칩 혁신을 가능케 하는 핵심 요소가 될 것"이라고 기대했다. 하메드 사데기안 니어필드 인스트루먼트 공동창업자 겸 최고경영자(CEO)는 "이번 투자 라운드의 성공적 마무리는 성장 여정에서 중요 분기점"이라며 "기존 투자자의 지속적 지원은 물론, 앞으로 펼쳐질 기회의 규모와 반도체 생태계에서 니어필드 역할을 이해하는 신규 글로벌 투자자 신뢰를 얻었다"고 밝혔다.

2026.06.22 23:00장경윤 기자

삼성전자, 업계 최소 크기 3D 적층 트랜지스터 구현

삼성전자가 최첨단 파운드리 공정 개발에서 괄목할 성과를 거뒀다. 기존 평면에 배치되던 트랜지스터를 위아래로 쌓는 '수직 적층 트랜지스터(3D Stacked FET)' 기술을, 업계 게이트 간격으로 구현하는 데 성공했다. 17일 업계에 따르면 삼성전자는 업계 최소 크기의 수직 적층 트랜지스터 구현한 성과로 미국 주요 반도체 학회인 'VLSI 2026' 심포지엄에서 최우수 논문 타이틀을 얻었다. 트랜지스터는 전기 신호를 증폭하거나 제어하는 장치로, 반도체 성능을 좌우하는 핵심 요소로 꼽힌다. 이에 반도체 업계는 트랜지스터 내에서 전류가 흐르는 채널을 1개에서 3개로, 3개에서 4개로 늘리는 방식으로 기술적 진보를 이뤄왔다. 삼성전자가 이번에 발표한 논문은 트랜지스터 구조를 크게 바꾸는 기술이다. 기존 트랜지스터는 평면으로만 배치됐으나, 삼성전자는 이를 수직(3D)으로 쌓았다. 수직 적층 구조는 메모리 반도체에 먼저 도입된 개념이다. 낸드 플래시의 V-낸드, D램의 고대역폭메모리(HBM)가 적층을 통해 면적 한계를 돌파한 대표적인 사례다. 이러한 적층 구조가 이제는 시스템반도체 분야에서도 적용될 것으로 기대된다. 트랜지스터를 수직으로 쌓게 되면, 차지하는 면적이 절반으로 줄어들어 이론적으로 단위 면적당 집적도가 2배 증가하는 효과를 가져온다. 같은 면적의 웨이퍼에 두 배의 트랜지스터를 넣을 수 있다. 이번 논문 발표 전까지 수직 적층 트랜지스터의 업계 최소 게이트 간격(Gate Pitch; 트랜지스터의 가로 길이)은 48나노미터(nm)였다. 연구팀은 이를 42nm로 낮추며 더 미세한 공정을 구현하는 데 성공했다. 1 나노미터(nm)는 10억분의 1 미터다. 전력 효율은 같은 면적 안에 들어가는 트랜지스터 개수에 비례한다. 수직 적층 구조를 적용하면, 같은 면적당 트랜지스터 개수가 2배로 늘어나므로 전력 효율도 2배 개선된다. 기존 반도체 공정은 세대를 거듭할수록 성능이 약 15%씩 개선되는 것이 일반적이다. 반면 수직 적층 구조는 트랜지스터 수가 단숨에 2배 늘어나는 만큼, 이론적으로 성능도 100% 향상되는 효과를 가져올 수 있다. 삼성전자는 "해당 논문은 VLSI 심포지엄에서 10점 만점에 8.29점이라는 높은 점수로 1000편이 넘는 제출 논문 중 최상위권에 기재됐다"며 "수직 구조는 동일한 크기에 더 많은 트랜지스터를 집적할 수 있어, 차세대 로직 반도체를 발전시키는 새로운 길을 열어준다"고 강조했다.

2026.06.17 16:30장경윤 기자

세미파이브, 삼성 SAFE 포럼서 AI 반도체용 '3D-IC·빅다이' 솔루션 공개

국내 맞춤형 반도체(ASIC) 설계 기업 세미파이브가 삼성 파운드리 생태계에서 차세대 인공지능(AI) 반도체 패키징 기술력을 선보였다. 세미파이브는 28일(현지시각) 미국 산호세에서 열린 '삼성 파운드리 SAFE 포럼 2026'에서 AI와 고성능 컴퓨팅(HPC) 기술 난제를 해결할 3D-IC 및 빅다이 설계 솔루션을 공개했다고 밝혔다. 조명현 세미파이브 대표는 이날 발표에서 초거대 AI 모델 확산으로 가속화된 연산장치와 메모리 간 병목 현상, 이른바 '메모리 장벽'의 대안으로 3차원 적층(3D-IC) 기반 ASIC 기술을 제시했다. 세미파이브가 개발한 3D-IC 솔루션은 기존에 D램을 수평으로 나열해 연산 칩과 연결하던 방식에서 벗어나, 연산 칩 위에 메모리를 수직으로 쌓아 올리는 아키텍처다. 데이터 전송거리가 줄면서 대역폭이 늘고 지연시간과 전력 소모를 단축할 수 있다. 칩 면적이 줄어 데이터센터는 물론 공간제약이 큰 엣지 디바이스용 AI 칩에도 적용이 용이하다. 현재 세미파이브는 글로벌 고객사와 대형 연산 칩 위에 4단 메모리를 수직 적층하는 AI 칩 상용화 프로젝트를 진행 중이다. 대형 AI 반도체 설계에 최적화한 '빅다이 솔루션' 협력 성과도 나왔다. 세미파이브는 AI 반도체 스타트업 하이퍼엑셀의 LPU(LLM Process Unit) 기반 추론 가속기 '베르다(Bertha)' 개발 프로젝트에 참여했다. 세미파이브는 삼성 파운드리 4나노(SF4X) 공정을 적용해 면적이 500mm² 이상인 대면적 칩 베르다 설계와 검증 전반을 독자 수행했다. 조명현 대표는 "AI 기술이 발전하면서 기존 시스템 반도체 구조도 혁신이 필요한 시점이고, 3D-IC와 빅다이 설계가 그 중심에 있다"며 "삼성 파운드리와 파트너십을 바탕으로 SAFE 생태계에서 선도적 ASIC 설계 파트너 입지를 공고히 하겠다"고 말했다.

2026.05.29 10:22전화평 기자

주성엔지니어링, 세계 최초 원자층성장 장비 출하

반도체·디스플레이·태양광 장비 기업 주성엔지니어링은 세계 최초로 원자층성장(ALG) 반도체 제조장비를 글로벌 반도체 기업에 공급한다고 18일 밝혔다. 기존 반도체 공정은 회로를 수 나노미터(nm) 단위까지 줄이는 방향으로 발전해 왔다. 그러나 미세화 공정이 점차 한계를 맞고 있고, 회로 폭이 좁아지면서 누설 전류가 늘어나는 등의 문제가 발생하고 있다. 이에 글로벌 반도체 제조기업들은 기존 수평 구조의 트랜지스터를 수직 적층 구조로 전환하는 방안을 개발해 왔다. 특히 고집적 수직 트랜지스터 제조의 경우, 우수한 단차 피복성과 균일도 확보가 요구된다. 이에 주성엔지니어링은 고종횡비 수직 적층 구조에서도 균일한 박막 성장과 증착이 가능한 세계 최초의 ALG 장비를 시장에 선보였다. 해당 장비는 글로벌 반도체 기업향으로 공급될 예정이다. 또한 주성엔지니어링은 해당 장비에 적용된 ALG 기술을 반도체 외에도 디스플레이, 태양광 장비에도 확대 적용할 계획이다. 현재 북미, 아시아, 유럽, 중동 등의 글로벌 기업들과 활발하게 협업을 이어가고 있는 것으로 알려져 있다. 주성엔지니어링 관계자는 “단순 공정 장비 제작을 넘어 AI 시대에서 반도체 제조기술의 새로운 기준과 표준을 만들어 가고 있다는 것이 핵심"이라며 "앞으로도 세계 최초, 유일의 혁신 기술을 바탕으로 세계 반도체, 디스플레이, 태양광 제조 산업의 새로운 패러다임을 제시하겠다"고 밝혔다.

2026.05.18 06:00장경윤 기자

美 어플라이드, TSMC와 차세대 반도체 기술 공동 개발

어플라이드 머티어리얼즈(AMAT)는 대만 파운더리 TSMC와 30년 이상의 협력 관계를 바탕으로 차세대 AI 시대를 위한 반도체 기술 개발과 상용화를 가속화하는 새로운 혁신 파트너십을 체결했다고 12일 발표했다. 양사는 실리콘밸리에 위치한 어플라이드 EPIC(Equipment and Process Innovation and Commercialization) 센터에서 데이터센터부터 엣지까지 에너지 효율적인 성능을 구현하기 위한 재료공학, 장비 혁신, 공정 통합 기술을 공동으로 개발할 계획이다. 게리 디커슨 어플라이드 머티어리얼즈 회장 겸 CEO는 “어플라이드와 TSMC는 반도체 기술의 최전선에서 혁신을 이끌겠다는 공동의 신뢰와 의지를 바탕으로 오랜 기간 긴밀히 협력해왔다”며 “EPIC 센터에서 양사의 팀을 한데 모아 파트너십을 더욱 강화하고, 반도체 제조 로드맵의 전례 없는 복잡성에 대응하기 위한 기술 개발을 가속화할 것”이라고 말했다. 미위제 TSMC 수석 부사장 겸 공동 최고운영책임자(Co-COO)는 “반도체 디바이스 아키텍처가 세대를 거듭하며 진화함에 따라 재료공학과 공정 통합에 대한 요구 수준이 높아지고 있다”며 “글로벌 규모의 AI 과제에 대응하기 위해서는 업계 전반의 협력이 필수적이다. 어플라이드 머티어리얼즈의 EPIC 센터는 차세대 기술을 위한 장비와 공정 준비를 가속하는 데 이상적인 환경을 제공한다”고 밝혔다. 양사는 EPIC 센터 협력을 통해 첨단 로직 스케일링의 핵심 과제 해결을 위한 재료공학 혁신을 공동 추진한다. 우선 AI 및 고성능 컴퓨팅(HPC) 수요 증가에 대응해 첨단 로직 노드 전반에서 전력·성능·면적을 지속 개선하는 공정 기술을 개발한다. 또한 복잡해지는 3D 트랜지스터 및 인터커넥트 구조를 정밀하게 형성하는 신소재와 차세대 제조 장비를 선보일 계획이다. 이와 함께 디바이스 아키텍처가 수직 적층 및 고도 스케일링화됨에 따라 수율과 변동성 제어, 신뢰성을 높이는 첨단 공정 통합 기술 혁신에도 집중할 방침이다. 프라부 라자 어플라이드 머티어리얼즈 반도체 제품 그룹(SPG) 사장은 “첨단 파운드리 기술 발전을 위해서는 새로운 협력 및 혁신 모델이 필요하다”며 “TSMC는 EPIC 센터의 창립 파트너로서 어플라이드의 혁신 팀과 차세대 장비에 우선적으로 접근해 기술 개발에서 양산으로의 전환을 가속화할 수 있을 것”이라고 강조했다. 실리콘밸리에 위치한 어플라이드의 신규 EPIC 센터는 약 50억 달러 규모로 미국 내 역대 최대 첨단 반도체 장비 R&D 투자 시설로 평가된다. 올해 가동을 목표로 하는 이 센터는 초기 연구 단계부터 대규모 양산까지 혁신 기술의 상용화 기간을 획기적으로 단축하도록 설계됐다. 칩 제조사들은 안전한 협업 환경에서 어플라이드의 R&D 포트폴리오에 조기 접근하고 학습 주기를 단축해 차세대 기술의 양산 전환을 앞당길 수 있다. 또한 EPIC 센터의 공동 혁신 프로그램은 어플라이드에 멀티 노드 관점의 가시성을 제공해 R&D 투자 방향을 정교화하고 R&D 생산성과 가치 창출을 동시에 높인다.

2026.05.12 08:45장경윤 기자

세미파이브, 유럽 고객사로부터 8나노 3D-IC 칩 설계 수주

글로벌 AI 맞춤형 반도체(ASIC) 전문 기업 세미파이브는 유럽 소재의 선도적인 비전 AI 기업으로부터 엣지(Edge) 디바이스용 비전 AI 반도체 개발을 위한 턴키 방식의 3D-IC 설계 수주를 확보했다고 28일 밝혔다. 이번 계약은 미국, 중국, 일본, 인도 등 주요 글로벌 시장에서 축적한 성공적인 실적을 바탕으로 세미파이브의 유럽 시장 확장을 더욱 가속화하는 계기가 될 전망이다. 세미파이브는 자사의 첨단 반도체 플랫폼 역량을 바탕으로, 고성능 맞춤형 AI ASIC을 요구하는 글로벌 혁신 기업들의 핵심 파트너로서의 입지를 지속적으로 공고히 하고 있다. 이번 프로젝트 수주의 결정적 요인은 세미파이브가 선제적으로 확보해 온 고난도 3D-IC 설계 및 패키징 통합 기술에 대한 전문성이다. 3D-IC 기술은 반도체 칩을 수직으로 적층해 데이터 이동 거리를 획기적으로 단축함으로써, 고성능·저전력 소비를 동시에 구현한다. 특히 칩의 전체 면적을 줄여 소형 폼팩터(Form factor) 구현을 지원하기 때문에, 클라우드 연결 없이도 고성능 AI 추론이 필요한 리테일 시스템, 드론, 모바일 기기 및 특수 영상 장비 등 엣지 디바이스를 위한 최적의 솔루션으로 주목받고 있다. 이러한 기술 역량을 바탕으로 세미파이브는 8나노 공정을 기반으로 초저전력·고효율 '울트라 엣지 SoC(Ultra-Edge SoC)'를 개발할 예정이다. 해당 SoC는 이미지 센싱과 AI 추론을 칩 내부에서 통합 수행하도록 설계돼, 엣지 디바이스 환경에서의 성능과 전력 효율을 동시에 극대화한다. 세미파이브는 이미 데이터센터용 대면적 가속기 칩에 메모리를 수직 적층하는 기술을 적용한 프로젝트를 성공적으로 수행하며, 고난도 3D-IC 설계 역량과 기술 성숙도를 완성했다. 이번 프로젝트는 이러한 검증된 기술을 엣지 영역으로 확장하는 사례로, 세미파이브의 고성능 AI 반도체 설계 기술이 적용될 수 있는 활용 범위를 한층 넓히는 계기가 될 것으로 기대된다. 이번에 세미파이브와 협력하는 유럽 고객사는 초저전력·고효율 온디바이스 컴퓨테이셔널 이미징 분야에서 글로벌 상용화 경험을 보유한 비전 AI 선도 기업이다. 해당 기업은 이번 협력을 통해 세미파이브의 3D-IC 기술을 포함한 첨단 반도체 플랫폼 역량을 적극 활용함으로써, 자사 비전 AI 솔루션의 성능을 한층 고도화할 계획이다. 조명현 세미파이브 대표는 “3D-IC 분야에서 선제적으로 구축해온 기술적 진입 장벽은 글로벌 고객들에게 더 많은 선택지를 제공하는 동시에, 고부가가치 칩 수주 경쟁에서 세미파이브의 경쟁력을 더욱 강화할 것”이라며, “설계부터 양산까지 아우르는 턴키 개발 역량을 바탕으로 글로벌 맞춤형 반도체 시장에서 차별화된 기술 해자를 구축하고, 중장기적으로 지속적인 성장 동력을 확보해 나가겠다”고 말했다.

2026.04.28 10:07장경윤 기자

IPO 앞둔 세미파이브, 3D IC·빅다이·칩렛으로 미래 연다

국내 디자인하우스 세미파이브가 3D IC(적층형 반도체), 빅다이(Big Die), 칩렛(Chiplet) 등 신기술을 앞세워 차세대 반도체 설계 생태계의 주도권을 노린다. 연내 코스닥 상장을 목표로 글로벌 디자인하우스로의 도약을 선언한 세미파이브는 첨단 공정 기술 내재화와 해외 거점 확장을 병행하며 '챕터2' 성장 비전을 구체화하고 있다. 세미파이브는 지난 주 코스닥 상장을 위해 금융위원회에 증권신고서를 제출했다. 조명현 세미파이브 대표는 최근 지디넷코리아와의 인터뷰에서 이번 상장을 “챕터 1의 마무리이자 챕터 2의 시작”으로 규정했다. IPO를 통해 확보한 자금을 바탕으로 △신규 기술 선도 △글로벌 운영 체계 구축 △양산 매출 확대라는 세 가지 목표를 제시했다. 회사는 향후 2~3년 내 매출 2~3천억원 규모의 안정적인 이익 구조를 갖춘 '글로벌 톱티어 디자인하우스'로 자리매김한다는 청사진을 내놨다. 3D IC·빅다이·칩렛, 세미파이브의 삼각 성장 축 조 대표는 “새로운 길목 기술을 선도하는 것이 회사의 핵심 전략”이라며, 3D IC, 빅다이, 그리고 칩렛을 미래 성장의 3대 축으로 꼽았다. 빅다이는 말 그대로 '큰 칩'을 의미한다. 최근 하이퍼퍼포먼스 컴퓨팅(HPC)과 대규모 데이터센터용 반도체 수요가 폭증하면서, 하나의 칩 안에 더 많은 연산 코어와 메모리 인터페이스를 집적하려는 시도가 늘고 있다. 이 과정에서 다이 면적이 700~800㎟를 넘나드는 초대형 칩이 등장했다. 이는 미세공정에서 수율 저하와 발열, 전력 관리 등 고난도 기술 과제를 동시에 해결해야 하는 영역으로, 세미파이브는 자체 자동화 설계 기술과 레이아웃 최적화 역량을 기반으로 경쟁사 대비 우위를 확보하고 있다 조 대표는 삼성 DSP 생태계 내에서 “이 분야에 독보적 경험을 가진 유일한 회사”라고 자평했다. 3D IC는 메모리와 로직 웨이퍼를 수직으로 적층해 고성능·저전력을 동시에 구현하는 구조로, 기존 2.5D 패키징보다 훨씬 높은 효율을 제공한다. 세미파이브는 이미 세계 최초 수준의 3D IC 칩 설계에 착수했으며 국내외 협력망을 구축해 다양한 공정과 프로젝트에 대응하고 있다. 칩렛은 대형 반도체를 여러 개의 작은 칩 단위로 나누어 설계·조합하는 방식으로, 고성능 설계를 유지하면서도 비용과 개발 시간을 줄이는 혁신 기술이다. 세미파이브는 시놉시스와 협력해 칩렛 설계 플랫폼을 구축 중이다. 조 대표는 “3D IC가 수직 통합이라면 칩렛은 수평적 확장의 길”이라며 두 기술의 상호 보완적 발전을 강조했다. '교량 역할' 디자인 플랫폼으로 진화 세미파이브는 단순 설계 서비스를 넘어, '디자인 플랫폼'으로의 진화를 꿈꾸고 있다. 현재 회사는 3D IC 및 칩렛 설계 과정에서 메모리와 로직, 프로세스 단을 연결하는 '브릿지' 역할을 수행하며 프로젝트별 커스텀 설계뿐 아니라 향후 범용화 가능한 '레디메이드 브릿지 솔루션' 개발에도 착수했다. 조 대표는 “3D IC 시대에는 누가 로직과 메모리를 연결하느냐가 승부를 가른다”며 자사 플랫폼이 반도체 생태계의 새로운 표준이 될 것이라고 자신했다. 글로벌 시장·인력 전략 병행...”내년 양산 매출 50% 넘어설 것” 해외 시장은 인도와 베트남을 중심으로 저변을 넓힌다는 전략이다. 세미파이브는 IPO 자금으로 두 지역에 디자인하우스를 설립해, 빠른 스케일업과 인력 확보를 추진한다. 또 체코에는 자회사 '아날로그 비츠'를 통해 아날로그 설계팀을 두는 등 국내 인력난을 글로벌 네트워크로 보완하고 있다. 현재 세미파이브는 2나노급 네트워크 인터커넥트 칩, 차량용 AI 반도체 등 신규 프로젝트를 병행 중이다. 이를 통해 내년 매출 중 양산의 비중이 50%를 넘어설 것으로 보고 있다. 조 대표는 “내년부터 양산 매출 비중이 50%를 넘어설 것”으로 보고 있으며, 기술 중심의 성장과 효율화, 글로벌 신뢰 확보를 통해 “한국형 디자인하우스의 새로운 모델”을 제시하겠다는 포부를 드러냈다.

2025.10.28 17:10전화평 기자

삼성전자, 낸드에 3차원 '핀펫' 공정 적용 추진 첫 확인

삼성전자가 낸드플래시에 핀펫(FinFET) 공정을 적용한다. AI(인공지능) 칩셋에 적합한 더 큰 용량의 낸드플래시를 만들겠다는 것으로 풀이된다. 다만, 이는 미래 기술로 적용하기까지는 다소 시간이 걸릴 것으로 관측된다. 송재혁 삼성전자 DS부문 CTO(최고기술책임자)는 22일 서울 강남구 코엑스에서 진행 중인 '반도체대전(SEDEX) 2025' 키노트 연사로 나서 '시너지를 통한 반도체 혁신'이라는 제목으로 발표했다. 송 CTO는 “이제는 트랜지스터가 쌓여야 하는 단위 면적에서 고객들이 원하는 성능과 파워를 내기 위한 기술적인 혁신들을 방향으로 잡고 있다”고 말했다. 그 중심에 있는 기술 중 하나가 핀펫이다. 핀펫은 기존 평면(2D) 구조의 한계를 극복하기 위해 도입된 3D 구조 공정 기술로, 구조가 물고기 지느러미(Fin)와 비슷해 핀펫(FinFET)이라고 부른다. 핀펫은 현재 파운드리(반도체 위탁생산)에 주로 활용되는 기술로, 3D D램에 탑재가 전망된다. 낸드플래시에 핀펫이 적용된다는 발표는 이번이 처음이다. 핀펫이 낸드에 적용될 경우 기존 메모리와 비교해 집적도가 대폭 높아질 것으로 보인다. 반도체는 집적도가 높을수록 더 많은 소자가 작고 빽빽하게 들어가 성능이 향상된다. 신호 전달 속도가 빨라지고 소비 전력은 줄어들며, 칩 크기가 작아져 공간을 효율적으로 사용할 수 있다. 즉, 기존 플라나(Planar) 공정에 비해 용량이 더 크면서, 속도는 더 빨라지는 것이다. 신현철 반도체공학회 학회장은 “낸드에 핀펫을 적용한다는 얘기는 결국 낸드를 더 작게 만들 필요가 있다는 얘기”라며 “집적도를 더 높여서 용량을 늘릴 수 있다”고 설명했다. 송 CTO는 이를 위해서는 반도체 업계 간 협업해야 한다고 강조했다. 다양해지고 있는 반도체 기술에 대한 불필요한 리소스를 줄이기 위함이다. 그는 “예전에는 10개 부서가 일을 해도 됐었지만 이제는 20개, 30개 부서가 같이 일을 해야만 달성될 정도로 기술적 난이도가 높아지고 있다”며 “경계를 뛰어넘는 콜라보레이션으로 혁신을 이루겠다”고 강조했다.

2025.10.22 15:57전화평 기자

첨단 반도체 패키징 기술 내년 본격 확대…CPO·HBM4가 성장 주도

22일 반도체 전문 분석기관 테크인사이츠는 AI 및 HPC 수요 급증에 따라 첨단 패키징 기술이 내년 반도체 산업의 성장 동력으로 부상할 것이라고 밝혔다. 특히 CPO(공동 광학 패키징), 차세대 HBM4, 유리 기판, 패널 레벨 패키징, 그리고 첨단 열 관리 솔루션 등이 핵심 기술로 지목된다. CPO는 광 송수신 모듈을 칩 근처 또는 패키지에 직접 통합하는 기술로, 기존 착탈식 트랜시버 방식 대비 전력 효율을 크게 높일 수 있다. CPO 기술 발전 로드맵은 플러그형 트랜시버에서 온보드 옵틱스, 패키지 가장자리에 광 모듈을 배치하는 CPO 엣지, 그리고 칩 간 광통신으로 이어질 전망이다. 테크인사이츠는 "TSMC, 엔비디아, 브로드컴 등 글로벌 주요 기업들이 관련 제품 출시를 준비 중"이라며 내년이 CPO 기술 상용화의 전환점이 될 것으로 전망했다. HBM4는 가장 진보된 3D 패키징 솔루션 중 하나로, 성능 향상과 함께 적층 공정에서의 수율 관리가 핵심 과제로 떠오르고 있다. 스택 높이가 증가하면서 생산 효율과 지속가능성 확보를 위한 새로운 패키징 기술 개발 필요성이 커지고 있다. 또한 고성능 칩의 대형화에 따라 유리 기판과 패널 레벨 패키징으로의 전환이 가속화되고 있다. 유리 기판은 실리콘 대비 안정성과 배선 특성이 우수해 대형 칩 설계에 적합하며, 패널 레벨 패키징은 생산 효율성을 높이고 비용을 절감할 수 있는 차세대 기술로 주목받고 있다. 이와 함께 글로벌 반도체 기업들의 설비 투자 및 공급망 재편도 활발히 진행 중이다. 3D 적층 기술 확산으로 인한 발열 문제 역시 업계의 주요 과제로 부상했다. 이에 따라 데이터센터를 중심으로 액침 냉각(liquid cooling), 고성능 열 인터페이스 소재(TIM), 백사이드 파워 딜리버리(backside power delivery) 등의 첨단 열 관리 솔루션 도입이 확대되고 있으며, 이 기술들은 향후 모바일과 가전제품에도 적용될 것으로 예상된다. 테크인사이츠는 "2026년은 첨단 패키징 기술이 AI·HPC 시장을 넘어 모바일 및 소비자 가전 시장으로 본격 확산되는 원년이 될 것"이라며 "패키징 기술 경쟁과 설비 투자, 표준화 주도권 확보를 위한 움직임이 한층 치열해질 것"이라고 밝혔다.

2025.10.22 11:41장경윤 기자

램리서치, 첨단 패키징용 증착 장비 'VECTOR TEOS 3D' 공개

램리서치는 첨단 패키징을 지원하는 혁신적 증착 장비 'VECTOR TEOS 3D'를 공개했다고 11일 밝혔다. 이 장비는 첨단 패키징 생산 과정에서 발생하는 주요 기술적 난제를 해결하며, 고중량 및 휘어진 웨이퍼를 정밀하고 안정적으로 처리할 수 있도록 설계됐다. 나노스케일 수준의 정밀도로 다이 사이에 최대 60마이크론 두께의 특수 유전체 필름을 증착할 수 있으며, 100마이크론 이상의 두께까지도 확장이 가능하다. 이 필름은 박리와 같은 일반적인 패키징 불량을 방지하기 위해 구조적·열적·기계적 지지대 역할을 수행한다. 또한 램리서치의 혁신적인 클램핑 기술과 최적화된 페디스탈 설계를 적용해 두꺼운 웨이퍼 가공 시에도 높은 안정성을 확보하고, 심하게 휘어진 웨이퍼에도 균일한 필름 증착이 가능하다. 클램핑 기술은 웨이퍼를 공정 중 흔들림 없이 고정하는 역할을 하며, 페디스탈 설계는 하부 지지 구조를 통해 열과 기계적 스트레스를 균일하게 분산시킨다. 이를 통해 VECTOR TEOS 3D는 매우 두껍고 균일한 다이 간 충진을 구현하며, 현재 전 세계 주요 로직 및 메모리 반도체 제조 공정에서 활용되고 있다. 세샤 바라다라잔 램리서치 글로벌 제품 그룹 수석 부사장은 “VECTOR TEOS 3D는 업계 최대 두께의 공극 없는 다이 간 충진 필름을 증착하고, 극심한 스트레스와 휨이 있는 웨이퍼에서도 첨단 다이 적층 공정의 까다로운 기준을 안정적으로 충족할 수 있도록 설계됐다”고 밝혔다. 그는 이어 “이는 무어의 법칙을 넘어 AI 시대로 나아가기 위한 반도체 칩 제조업체들의 요구에 부응하는 차별화된 혁신을 제공하며, 램리서치의 첨단 패키징 포트폴리오에 강력한 솔루션을 추가하는 것”이라고 덧붙였다.

2025.09.11 15:04장경윤 기자

  Prev 1 2 Next  

지금 뜨는 기사

이시각 헤드라인

AI페스타26 개막…에이전틱·피지컬 AI 앞세워 '역대 최대' 규모

태양광 인버터 中 무선백도어 막는데 중국산 탐지장비 쓴다?

아르텍스 '해킹' 가상실험 해보니..."명령 한줄로 6분만에 개인정보 100건 탈취"

조준희 KOSA 회장 "AI 수요·공급기업 한자리에…실제 사업으로 연결"

ZDNet Power Center

Connect with us

ZDNET Korea is operated by Money Today Group under license from Ziff Davis. Global family site >>    CNET.com | ZDNet.com
  • 회사소개
  • 광고문의
  • DB마케팅문의
  • 제휴문의
  • 개인정보취급방침
  • 이용약관
  • 청소년 보호정책
  • 회사명 : (주)메가뉴스
  • 제호 : 지디넷코리아
  • 등록번호 : 서울아00665
  • 등록연월일 : 2008년 9월 23일
  • 사업자 등록번호 : 220-8-44355
  • 주호 : 서울시 마포구 양화로111 지은빌딩 3층
  • 대표전화 : (02)330-0100
  • 발행인 : 김경묵
  • 편집인 : 김태진
  • 개인정보관리 책임자·청소년보호책입자 : 김익현
  • COPYRIGHT © ZDNETKOREA ALL RIGHTS RESERVED.