검색 - IT세상을 바꾸는 힘 지디넷코리아

ZDNet 검색 페이지

'3나노'통합검색 결과 입니다. (18건)

태그
기간
- 3개월
- 1년
- 1년 이전

재검색

TSMC 1분기 순익 전년比 60% 급증…AI칩 확대에 수혜

대만 파운드리 업체 TSMC의 올 1분기 순이익이 전년동기 대비 60%가량 증가한 것으로 나타났다. 엔비디아 등 핵심 고객사의 AI 반도체 출하량이 크게 증가한 데 따른 효과로 풀이된다. TSMC는 올 1분기 매출액 8천393억 대만달러(한화 약 46조1천900억원), 순이익 3616억 대만달러(약 15조5천488억원)를 기록했다고 17일 밝혔다. 매출은 전년동기 대비 41.6% 증가했으나, 전분기 대비 3.4% 감소했다. 영업이익은 전년동기 대비 60.3% 증가했으며, 전분기 대비로는 3.5% 감소했다. 앞서 TSMC는 올 1분기 매출 가이던스로 8천억~8천300억 대만달러 수준을 제시한 바 있다. 지난 1월 발생한 지진의 여파로 웨이퍼 일부가 폐기되면서 매출이 다소 꺾일 것으로 예상됐으나, 견조한 실적을 거두는 데 성공했다. 공정별로는 가장 최선단의 3나노가 22%, 5나노 36%, 7나노 15%로 각각 집계됐다. 3나노의 경우 전분기(26%) 대비 감소했으나, 5나노는 전분기(34%) 대비 비중이 늘었다. 이는 엔비디아의 AI 가속기 출하량이 증가한 데 따른 영향으로 풀이된다. 엔비디아는 올 1분기 '블랙웰' 시리즈의 최신 칩인 'GB200'를 출시하는 등 데이터센터 시장을 적극 공략하고 있다. 실제로 TSMC의 해당 분기 전체 매출에서 HPC(고성능컴퓨팅)이 차지하는 비중은 59%로, 전분기 대비 7% 증가했다. 반면 스마트폰은 28%의 비중으로 전분기 대비 22% 감소했다.

2025.04.17 15:36장경윤

TSMC, 美서 4나노 칩 생산 시작…"대만 같은 수율·품질"

세계 최대 반도체 위탁생산(파운드리) 업체 대만 TSMC가 미국 애리조나 공장에서 4나노미터(㎚·1㎚=10억분의 1m) 공정으로 칩을 양산하기 시작했다고 지나 라이몬도 미국 상무장관이 밝혔다. 나노는 반도체 회로 선폭을 뜻하는 단위다. 선폭이 좁을수록 소비전력이 줄고 처리 속도가 빠른 고성능 반도체를 생산할 수 있다. 라이몬도 장관은 11일(현지시간) 영국 로이터통신과의 인터뷰에서 “미국 역사상 처음으로 미국 땅에서 4나노 칩을 만들고 있다”며 “미국 노동자가 대만에서와 같은 수율과 품질로 첨단 4나노 칩을 생산한다”고 말했다. 그는 “한 번도 이런 적이 없어 많은 사람이 안 된다고 생각했던 일”이라며 “조 바이든 행정부가 큰 성과를 이뤘다”고 강조했다. 바이든 행정부는 미국에 반도체 공장을 지은 TSMC에 보조금 66억 달러(약 9조7천억원)를 주기로 지난해 11월 확정했다. TSMC는 세계에서 가장 진보된 기술도 미국에서 활용하기로 했다. 2028년 애리조나 공장에서 2나노 공정으로 생산할 예정이다. 현재 최첨단 기술은 3나노 공정이다. TSMC는 2나노 기술을 사용할 공장을 추가 건설하고자 미국 투자 규모를 250억 달러에서 650억 달러로 늘렸다고 로이터는 전했다.

2025.01.13 15:14유혜진

TSMC, 새해 1분기 美공장서 4나노 반도체 양산 개시

세계 최대 반도체 위탁생산(파운드리) 업체 대만 TSMC가 새해 1분기 미국 공장에서 제품을 양산한다고 대만 일간지 자유시보가 29일(현지시간) 보도했다. 소식통에 따르면 TSMC는 최근 미국 애리조나 피닉스 1공장(P1)의 1단계(1A) 구역에서 회로 선폭 4나노미터(㎚·1㎚=10억분의 1m) 공정 기술을 채택한 웨이퍼를 양산할 준비를 하고 있다. 나노는 반도체 회로 선폭을 의미하는 단위로, 선폭이 좁을수록 소비전력이 줄고 처리 속도가 빠른 고성능 반도체를 생산할 수 있다. TSMC는 새해 1분기 피닉스 1공장 1단계 구역에서 일단 12인치(300㎜) 웨이퍼를 월 1만장 생산할 계획이다. 이어 새해 중순 1공장 1단계 시설을 100% 가동해 월 2만장을 만들기로 했다. 여기서 만든 제품은 애플·엔비디아·AMD·퀄컴에 공급된다. 소식통은 TSMC가 지난 4월부터 이들 고객사용 인공지능(AI)·고성능컴퓨팅(HPC) 제품을 시험 생산하고 있다고 전했다. TSMC는 피닉스 1공장의 2단계(1B) 구역도 완공했다. 소식통은 TSMC가 이곳에 장비를 설치하고 있다며 새해 중순부터 양산할 예정이라고 설명했다. TSMC는 피닉스 2공장(P2)과 3공장(P3)도 짓고 있다. 2공장에서는 2028년 2나노 생산을, 3공장은 2030년 말이 되기 전에 2나노나 A16(1.6나노 공정) 생산을 계획한다고 소식통은 전했다. TSMC 애리조나 공장 면적은 445만㎡(약 135만평)로 알려졌다. 대규모 반도체 공장과 연구시설 등이 함께 있다.

2024.12.30 10:53유혜진

포인트엔지니어링, 'MEMS 핀 프로브카드' 개발 국책 과제 수주

반도체 부품 및 소재 제조 전문업체 포인트엔지니어링은 산업통상자원부가 주관하는 2024년 소재부품개발사업의 국책과제 주관업체로 선정됐다고 10일 밝혔다. 과제명은 '3세대 버티컬 프로브 헤드'를 적용한 3나노미터(nm) 이하 시스템반도체용 MEMS 프로브 카드 기술개발'이다. 총 사업규모(연구비)는 46억원이며, 연구기간은 2027년 12월 31일까지다. 포인트엔지니어링은 해당 과제에서 포인트엔지니어링의 신규사업으로 진행 중인 버티컬 MEMS 핀 개발을 담당하며, 동시에 동 프로브 카드의 헤드 및 가이드 플레이트 전체 개발을 주관하게 된다. 프로브 카드는 반도체 칩의 양불량을 검사하는 필수 검사 부품으로 최근 빠르게 고집적화 되고 있는 반도체 소자와 맞게끔 점차 미세화되고 있다. 이에 3나노 이하 공정에 사용 가능한 프로브카드의 개발이 목적이다. 박승호 포인트엔지니어링 연구소장은 “포인트엔지니어링의 MEMS 핀 기술이 인정받아, 동 과제를 수행하게 됐다”며 “프로브카드의 핵심인 관련 버티컬 핀의 개발뿐 아니라 주관 수행을 위해 관련 업체들과 협력할 예정”이라고 밝혔다. 한편 포인트엔지니어링이 개발한 MEMS 핀은 20:1의 고종횡비(High Aspect ratio)로 100㎛(마이크로미터) 높이에 5㎛ 선폭을 가지고 있어, 기존 핀으로는 한계가 있는 고집적 협피치의 반도체 검사가 가능하다. 최근 HBM과 같은 고속 및 고집적 반도체 생산이 증가함에 따라 관련 검사 기술 역시 고도화되고 있어 포인트엔지니어링의 MEMS 핀(Pin) 파운드리에 대한 수요 증가를 기대하며 동 사업을 본격 진행 중이다.

2024.12.10 09:08장경윤

한진만 삼성 파운드리 사장 "2나노 수율 획기적 개선해야"

삼성전자 파운드리 신임 사업부장인 한진만 사장이 파운드리 경쟁력 회복에 대한 강한 의지를 드러냈다. 9일 업계에 따르면 한 사장은 이날 오전 임직원에게 첫 메시지를 보내 2나노미터(nm) 공정 수율 개선 등의 과제를 제시했다. 그는 "삼성전자는 GAA(게이트-올-어라운드) 공정 전환을 가장 먼저 이뤄냈으나 사업화에 있어서 아직 부족함이 많다"며 "기회의 창이 닫혀 다음 노드에서 또 다시 승부를 걸어야 하는 악순환을 끊어야 한다"고 밝혔다. GAA는 기존 핀펫(FinFET) 구조 대비 전력 효율성을 높인 차세대 트랜지스터 구조다. 삼성전자는 GAA를 업계 최초로 자사 파운드리 공정에 도입해, 지난 2022년 3나노 공정에서부터 양산에 나선 바 있다. 주요 경쟁사인 TSMC의 경우 2나노에 GAA를 적용할 계획이다. 다만 삼성전자의 3나노 공정은 엔비디아, 퀄컴 등 해외 주요 팹리스 고객사의 선택을 받지 못했다. 선제적 기술 도입에 따른 불안정한 성능, 수율 등이 주요 문제로 지적된다. 이와 관련 한 사장은 "공정 수율의 획기적 개선만이 아니라 PPA(전력, 성능, 면적) 향상을 위해 모든 방안을 찾아내야 한다"고 강조했다. 성숙 공정에서의 고객사 확보에 대해서도 언급했다. 성숙 공정은 통상 28나노 이상의 공정을 뜻한다. 최첨단 공정에 비해 수익성은 낮지만, 다양한 산업 분야에서 수요가 있어 중요도가 낮지 않다. 한 사장은 "타 기업에 비해 기술력이 뒤처지는 것을 인정해야 하지만, 언젠가는 극복할 수 있을 것"이라며 "단기간 따라잡을 수는 없겠으나, 현장에서 영업 및 기술을 지원하는 분들이 자신있게 우리 파운드리 서비스를 제공할 수 있도록 기술 경쟁력을 찾아가자"고 말했다. 한 사장은 또 "가까운 미래에 우리 사업부가 삼성전자의 중요한 사업부로 성장하리라 확신한다"며 "사업부 리더들은 임직원들이 불필요한 보고와 보고서 작성에 귀중한 시간을 허비하지 않도록 신경써줄 것을 부탁한다. 엔지니어들이 실험과 생각하는 데 많은 시간을 사용할 수 있게 해달라"고 덧붙였다. 한편 삼성전자는 지난달 27일 2025년 정기 사장단 인사를 통해 한진만 DS부문 DSA총괄(미주총괄) 부사장을 파운드리 사업부장 사장으로 승진시켰다. 한진만 사장은 D램 및 낸드 설계팀을 거쳐 SSD개발팀장, 전략마케팅실장 등을 역임했다. 2022년말에는 DSA총괄로 부임해 현재까지 미국 최전선에서 반도체 사업을 진두지휘한 바 있다.

2024.12.09 15:02장경윤

칩스앤미디어, TSMC '3나노' 라이브러리 수령

비디오 IP(설계자산) 전문 기업 칩스앤미디어가 TSMC를 통해 3나노미터(nm) 라이브러리를 수령했다고 6일 밝혔다. 이로써 칩스앤미디어 IP를 기존 TSMC 5나노뿐만 아니라 3나노에서 합성·테스트가 가능하게 됐다. 라이브러리 테스트는 고객이 계약 전 TSMC의 해당 공정으로 칩스앤미디어 IP가 어떤 사이즈로 구현되는지 여부를 미리 확인해 볼 수 있어 칩 개발의 용이성을 한층 높여준다. 칩스앤미디어 관계자는 “해당 라이브러리는 TSMC IP 생태계 협력사들만 받을 수 있는데, 첨단 공정이 빠르게 발전하고 있어 향후 개발될 2나노 라이브러리까지 받을 것으로 예상하고 있다”며 “당사는 다년간 TSMC의 OIP 파트너이자 IP 얼라이언스 파트너로서 미국에서 개최하는 TSMC의 기술 심포지엄에 꾸준히 참가하며 기술력을 인정받고 있다”고 강조했다. 실제로 TSMC의 OIP는 반도체 설계 및 제조 전반에 걸친 혁신적 기술 인프라로, 설계 장벽을 낮추고 초기 실리콘 성공률을 높이는 데 중요한 역할을 한다. TSMC의 IP, 설계 구현, 제조 가능성 설계(DFM) 기능을 활용해 파트너들과의 협력하고 이를 통해 반도체 설계 생태계 내에서 고객과 파트너들이 신속하게 새로운 기술을 도입하고, 설계에서 양산, 시장 진입, 수익 창출까지의 시간도 단축시키고 있다. 특히 IP 얼라이언스 프로그램은 OIP의 핵심 요소로써 실리콘 검증 및 양산 경험이 풍부한 IP를 제공하는 글로벌 주요 IP 회사들과의 협력을 통해 TSMC의 IP 생태계를 확장, 강화하고 있다. 김상현 칩스앤미디어 대표이사는 “AI 반도체 시장이 급성장하고 있는 가운데, 당사와 TSMC의 파트너십은 앞으로도 그 중요성이 더욱 커질 전망"이라며 "TSMC의 OIP 파트너로서 AI 반도체 시장에서의 리더십을 강화하고, 기술 혁신을 통해 글로벌 반도체 산업에서 지속 성장할 수 있도록 최선을 다하겠다”고 말했다.

2024.11.06 08:55장경윤

3나노 모바일 AP 잇따라 출격…TSMC 수주 독식

올해 하반기 3나노미터(nm) 공정을 적용한 모바일 애플리케이션 프로세서(AP) 경쟁이 본격화된다. 지난해 애플에 이어 다음달 10월 미디어텍과 퀄컴이 나란히 3나노 공정을 적용한 AP를 처음으로 공개할 예정이다. 삼성전자와 구글 또한 3나노 공정의 신규 AP 출시를 앞두고 있다. 이 가운데 대만 파운드리 업체 TSMC는 애플, 퀄컴, 미디어텍, 구글의 3나노 AP를 모두 수주하면서 시장 선점에 성공했다. 모바일 AP는 스마트폰의 두뇌 역할을 하는 핵심 반도체다. 전체 스마트폰 부품원가(BoM)에서 모바일 AP는 약 20%로 가장 높은 비중을 차지하는 반도체인 만큼, 값비싼 반도체에 속한다. 3나노 공정은 가장 최선단 공정으로 칩 제조 비용이 더 높아, 최근 스마트폰 출시 가격 상승의 주요 원인으로 지목되고 있다. 또 스마트폰은 AI 반도체 등 다른 시장에 비해 출하량이 많아 파운드리 업체는 AP 수주에 집중하고 있다. 현재 3나노 공정으로 칩을 생산할 수 있는 파운드리는 대만의 TSMC와 삼성전자뿐인데, TSMC는 삼성을 제외한 모든 고객사를 확보했다. 애플은 지난해 9월 3나노 공정의 모바일 AP 'A17 프로'를 아이폰15 프로·프로맥스에 탑재하며 3나노 AP 시장의 문을 열었다. 'A17 프로'는 TSMC의 첫 3나노 공정 고객사이기도 하다. 이어 이달 출시된 아이폰16 시리즈에는 TSMC 3나노 2세대 공정에서 생산된 'A18'과 'A18 프로' AP가 탑재됐다. 특히 'A18 프로'는 AI 기능인 '애플 인텔리전스'를 매끄럽게 구동하기 위해 성능이 이전 보다 대폭 향상된 것으로 평가받았다. 대만 미디어텍도 TSMC 3나노 2세대 공정에서 생산한 칩셋을 선보인다. 미디어텍은 24일 웨이보를 통해 내달 9일 플래그십 스마트폰을 겨냥한 차세대 AP '디멘시티 9400′을 출시한다고 밝혔다. 디멘시티 9400은 이전 시리즈 보다 성능이 30% 향상된 것으로 예상된다. 미디어텍은 디멘시티 9400를 공급할 고객사도 다수 확보했다. 디멘시티 9400는 내달 10월에 연달아 출시되는 원플러스13과 비보 X200 시리즈, 오포 파인X8, X8프로에 탑재될 예정이다. 퀄컴도 10월 21~23일 하와이에서 '스냅드래곤 서밋' 행사를 개최하고 차세대 AP '스냅드래곤 8 4세대'를 공개한다. 스냅드래곤 8세대 4 또한 TSMC 3나노 2세대 공정에서 생산된다. 앞서 퀄컴 스냅드래곤8 1세대는 전량 삼성전자에서 생산됐으나, 이후 2세대부터는 TSMC 팹에서 생산되고 있다. 스냅드래곤 8 4세대는 삼성전자가 내년 1분기에 출시하는 갤럭시S25 시리즈에 탑재될 예정이다. 삼성전자 시스템LSI도 3나노 공정을 적용한 엑시노스 2500 출시를 준비 중이다. 이 칩셋은 삼성전자 3나노 2세대 공정에서 생산된다. 엑시노스 2500은 갤럭시S25 시리즈에 탑재될 가능성이 높았지만, 최근 수율 저하와 전성비(전력 효율 대비 성능) 문제로 인해 경쟁사 제품에 비해 성능이 떨어진다는 평가가 나오면서 채택이 불투명해졌다. 트렌드포스 등 대만 언론에서는 삼성전자가 갤럭시S25 시리즈에 퀄컴의 스냅드래곤 칩셋을 전량 탑재할 경우 원가 부담이 커질 수 있어, 미디어텍의 디멘시티 9400를 교체 탑재하는 방안을 고려중이라는 보도까지 나왔다. 구글도 내년에 3나노 공정 '텐서 G5' AP를 탑재한 스마트폰 픽셀 10시리즈를 출시할 계획이다. 구글은 2021년부터 올해까지 삼성 시스템LSI 협업으로 모바일 애플리케이션 프로세서(AP) '텐서'를 개발하고, 그 칩을 삼성전자 파운드리에서 생산해 왔다. 하지만 내년에는 TSMC 3나노 2세대 공정을 통해 '텐서 G5'을 생산할 계획이다. 시장조사업체 카운터포인트에 따르면 올해 1분기 전 세계 모바일 AP 시장 점유율은 미디어텍 40%, 퀄컴 23%, 애플 17%, UNISOC 9%, 삼성전자 6% 순으로 차지했다.

2024.09.26 13:16이나리

[단독] 현대차, 車반도체 개발 3나노까지 검토...삼성·TSMC 저울질

현대자동차가 차량용 반도체 자체 개발에 착수하면서 반도체 설계 및 파운드리 업체 선정에 본격 나섰다. 최첨단 차량용 반도체 개발을 계획하고 있는 현대차는 5나노미터(nm) 공정 또는 3나노 공정까지 검토하고 있는 것으로 파악된다. 8일 업계에 따르면 현대차는 지난달 말 반도체 설계를 맡기기 위해 디자인솔루션파트너(DSP) 업체를 대상으로 입찰(비딩)을 진행했다. 비딩은 DSP 업체들이 해당 프로젝트를 수주하기 위해 자사의 설계 기술 등을 발표하는 자리다. 업체별로 시간을 달리해서 하루동안 발표한 것으로 알려졌다. 이번 비딩에는 에이디테크놀로지, 가온칩스, 세미파이브, 코아시아 등 삼성전자 파운드리 DSP 파트너와 에이직랜드, 알파웨이브 등 TSMC 밸류체인얼라이언스(VCA) DSP 업체들이 대거 참여했다. 업계 관계자는 “현대차는 반도체 개발에 5나노 공정부터 3나노 공정까지 가능성을 열어두고 여러 칩 개발을 검토 중이다”고 말했다. DSP 업체는 팹리스(반도체 설계기업)가 설계한 반도체를 파운드리(위탁생산) 공정에 맞게 디자인해주는 역할로 팹리스-파운드리 간의 가교역할을 한다. 삼성전자의 DSP 파트너 업체는 삼성전자 파운드리 공정 설계만 담당하고, TSMC의 DSP 업체는 TSMC의 설계만 담당하는 방식이다. 현대차가 설계를 맡기는 DSP 및 파운드리 업체는 빠르면 3개월 내에 결과가 나올 것으로 관측된다. 반도체 업계는 통상적으로 후보 DSP 업체를 두세 곳으로 압축한 뒤 마지막 비딩을 통해 최종 결정한다. 차량용 반도체 공정은 일반 공정과 로드맵이 다르다. 삼성전자는 지난 6월 파운드리 포럼에서 지난해 차량용 반도체용으로 5나노(SF5A) 공정을 개시했고, 내년에 4나노(SF4A) 공정, 2027년 2나노(SF2A) 공정을 시작한다고 밝혔다. TSMC 또한 현재 5나노(N5A) 공정을 제공하고 있으며, 올해 3나노(N3AE)를 시범으로 시작한 다음 2026년 본격적으로 3나노(N3A)로 차량용 칩을 생산한다는 목표다. 현대차는 SDV(소프트웨어중심자동차)을 지원하는 차량용 반도체를 개발한다는 방침이다. SDV는 하드웨어 중심의 내연기관 차량과 달리 소프트웨어(SW)로 차량을 제어하는 미래 혁신 분야로 자동차의 주행 성능, 편의 기능, 안전 기능까지 포함된다. 현대차는 내년까지 SDV 기술 개발을 마치고 2026년부터는 그룹 전 차종에 이를 적용할 계획이다. 현대차의 차량용 반도체 개발 총괄은 송창현 AVP(첨단차 플랫폼) 본부장 겸 포티투닷 사장이 맡고 있다. 현대자동차그룹은 올해 1월 현대 기아차의 모빌리티 연구개발(R&D) 역량과 소프트웨어(SW) 기술 개발을 통합하기 위해 AVP 본부를 신설했다. 포티투닷은 현대차그룹 SDV 전환의 핵심 역할을 맡은 글로벌 소프트웨어센터다. 앞서 지난해 6월 현대차는 반도체 개발실을 신설하면서 삼성전자 시스템LSI 사업부에서 차량용 시스템온칩(SOC) 엑시노스 오토를 연구해 온 김종선 상무를 영입한 바 있다. 현대차는 지난 5월 판교 테크윈타워에 SDV 연구거점을 만들고 반도체 및 소프트웨어 개발인력 모았다. 이 곳에서는 판교에 근무하던 반도체개발실 인력과 화성에서 근무하던 자율주행사업부, 현대차그룹의 글로벌 소프트웨어센터인 포티투닷 인력, 현대모비스 반도체 개발 인력 등이 근무한다. 업계에 따르면 현대차 AVP 본부 내 시스템반도체 설계 개발자는 현재 약 60~70명 정도로, 현대차는 반도체 개발자 인력을 추가로 충원 중이다. 업계 관계자는 “NPU 칩 개발에만 설계 인력이 최소 100명 이상이 필요하듯이, 현대차가 첨단 공정으로 반도체를 개발하려면 200여명 이상의 인력이 필요할 것”이라고 말했다. 이와 관련 현대차는 "반도체 개발 관련 다양한 방안을 검토 중에 있으며, 구체적 개발 방향이나 업체 선정 관련 아직 정해진 바 없다"고 밝혔다.

2024.07.08 16:16이나리

삼성 파운드리 웨이퍼 결함 논란…'사고'로 봐야할까

최근 삼성전자의 최선단 파운드리 공정이 결함 발생이라는 논란에 휩싸였다. 다만 실제 피해 규모는 소문과 달리 적을 가능성이 높아, 업계나 시장에서 주목할 특기할 만한 사고가 아닌 일반적인 '공정 관리'로 봐야한다는 주장이 제기된다. 26일 업계에 따르면 삼성전자 파운드리 사업부는 지난 주 공정에서 발생한 오류로 일부 웨이퍼 손상이 발생했다. 사안에 정통한 복수의 관계자에 따르면, 이번 사고는 삼성전자의 2세대 3나노 공정(SF3)에서 발생했다. 전산 오류로 공정에 투입된 웨이퍼가 잘못된 장소에 보관되면서, 웨이퍼 상에 도포된 소재가 문제를 일으킨 것으로 알려졌다. 다만 이번 사고의 원인이 근본적인 설계 오류나 소재의 특성 문제는 아닌 보관상의 실수로 파악된다. 손상된 웨이퍼를 처리하면 곧바로 공정 정상화가 가능한 수준이다. 관건은 피해 규모다. 사고 발생 직후 업계 및 증권가에서는 "웨이퍼 5만7천장 수준의 피해가 발생했다", "웨이퍼 20만장을 폐기하는 방안을 검토 중" 등의 확인되지 않은 소문이 돌았다. 다만 이번 사고의 실제 피해 규모는 그리 크지 않을 것이라는 게 업계의 시각이다. 삼성전자의 SF3 공정이 본격적인 상용화 궤도에 오르지 않았다는 점도 이 같은 분석에 무게를 더한다. 삼성전자 역시 이같은 소문에 대해 "사실무근"이라고 반박했다. 결과적으로 이번 사고는 피해 규모에 따라 의미가 극명히 갈릴 전망이다. 통상 반도체 제조 공정은 노광·식각·세정·연마 등 수 많은 공정을 거치며, 이 과정에서 적잖은 결함이 검출된다. 장비 에러나 일시적 정전 등 예기치 못한 변수도 발생한다. 피해 규모가 미미한 수준이라면, 이번 사고 역시 반도체 제조 공정에서 중대 결함이 아닌 일반적으로 발생하는 사례 중 하나로 볼 수 있다. 삼성전자 SF3 공정의 주요 적용처가 될 모바일 AP(어플리케이션 프로세서) '엑시노스 2500' 개발에도 별다른 영향은 없을 전망이다. 엑시노스 2500은 삼성전자가 내년 출시할 플래그십 스마트폰 '갤럭시S25' 시리즈용으로 설계된 칩셋이다. 업계 관계자는 "이번 결함은 일시적인 현상으로 웨이퍼를 추가 투입하기만 하면 개발 과정에 별다른 문제는 생기지 않을 것으로 분석된다"며 "일부 비용적 문제만 발생할 것"이라고 설명했다.

2024.06.26 10:51장경윤

삼성전자, 美서 3·4나노 고객사 'AMD·그로크' 알린다

삼성전자가 내달 파운드리 포럼에서 고객사 AMD, 그로크(Groq)와 협업을 소개하며 첨단 공정 기술력을 알린다. 이들 업체는 삼성전자 3나노, 4나노(nm) 공정에서 칩을 생산하는 주요 고객사다. 삼성전자는 내달 12일, 13일 양일간 미국 실리콘밸리에서 '삼성 파운드리 포럼(SFF) 2024'와 'SAFE(Samsung Advanced Foundry Ecosystem) 포럼'을 개최한다. 삼성 파운드리 포럼은 고객사를 대상으로 최신 반도체 공정 기술과 향후 로드맵을 소개하는 연례 행사다. 또 파트너사와 고객사도 참석해 삼성전자와 협업을 소개할 예정이다. 특히 이번 포럼에는 빌 은 AMD 기업담당 부사장이 연사로 참석함에 따라 삼성전자의 AMD 신규 수주 가능성에 힘이 실린다. 앞서 지난 24일 리사 수 AMD 최고경영자(CEO)는 벨기에 안트베르펜에서 열린 'ITF World 2024 컨퍼런스' 기조연설에서 "기존 핀펫(3차원 구조) 공정 대신 3나노 GAA(게이트 올 어라운드) 공정에서 신형 반도체를 양산하겠다"고 밝힌 바 있다. 3나노 공정에서 GAA 기술을 도입한 파운드리 업체는 전 세계에서 삼성전자 파운드리가 유일하며, 경쟁사인 TSMC는 2나노 공정부터 GAA 기술을 도입할 예정이다. 이에 업계에서는 삼성전자가 3나노 공정에서 AMD를 고객으로 유치했다는 관측이 나온다. 박상욱 신영증권 연구원은 28일 "AMD가 3나노 제품을 삼성전자 파운드리에 위탁할 가능성이 높아졌다고 판단한다"고 말했다. 또 올해 포럼에는 조나단 로스 그로크 창업자이자 최고경영자(CEO)가 참석해 자사의 AI 반도체를 소개한다. 미국 AI 반도체 스타트업 그로크는 지난해 8월 삼성전자 파운드리와 4나노(SF4X) 공정 생산을 체결한 업체다. 그로크는 구글 엔지니어 출신들이 2016년 창업했다. 그로크의 차세대 AI 칩은 기존 제품 대비 최고 4배가량 전력 효율이 높고, 성능도 우수한 것으로 알려졌다. 이 칩은 올해 말 또는 내년 초 양산될 예정이다. 이 밖에 삼성전자 파트너사들도 대거 참석해 반도체 기술 협력을 알린다. 반도체 IP(설계자산) 및 EDA(설계자동화) 분야에서는 ▲르네 하스 ARM 최고경영자(CEO) ▲마이크 엘로우 지멘스디지털인더스트리소프트웨어 부사장 ▲데이비드 라좁스키 셀레스트리얼AI CEO 등이 연사로 나선다. 삼성전자에서는 최시영 파운드리 사업부장(사장)이 기조연설에 나선다. 이번 포럼은 지난 21일 반도체(DS)부문장이 전영현 부회장으로 바뀐 뒤 처음 열리는 글로벌 행사인 만큼 업계의 관심이 쏠린다.

2024.05.28 15:14이나리

삼성, 갤럭시S25용 '3나노 엑시노스 AP' 양산 임박

삼성전자가 삼성 파운드리의 3나노미터(nm) GAA(게이트 올 어라운드) 공정을 사용한 엑시노스 애플리케이션 프로세서(AP) 시제품을 생산했다. 해당 칩은 곧 대량 양산에 돌입해 내년 상반기 출시되는 갤럭시S25 시리즈에 탑재될 가능성이 높다. 8일 업계에 따르면 삼성전자는 설계자동화(EDA) 협력사 시놉시스와 협업을 통해 3나노 공정으로 300MHz 속도의 고성능 모바일용 AP 설계의 생산 테이프아웃(Tape-Out·시제품 양산)을 성공적으로 마쳤다고 밝혔다. 테이프아웃은 반도체 설계의 마지막 단계다. 설계와 검증이 완료되면 파운드리로 데이터(DB)를 전송해 마스크를 제작할 수 있도록 하는 과정이다. 즉, 대량 생산에 임박했다는 의미다. 삼성 파운드리가 3나노 공정으로 고성능 모바일 칩을 생산하는 것은 이번이 처음이다. 앞서 삼성전자 파운드리는 2022년 6월 3나노 공정 양산을 시작하며 마이크로BT의 암호화폐 채굴용 칩(ASIC)을 생산한 바 있다. 시놉시스에 따르면 삼성전자는 이번 3나노 공정 모바일 AP에서 시놉시스의 EDA 소프트웨어를 사용해 칩 설계를 미세 조정하고 성능을 개선하며 수율을 최대화했다. 또 이 칩은 CPU, GPU, 시놉시스의 여러 IP 블록을 갖췄다. 홍기준 삼성전자 시스템 LSI사업부 부사장은 "시놉시스와 협력으로 최첨단 모바일 CPU 코어와 SoC 설계에서 최고의 성능, 전력 및 면적(PPA)을 달성했다"라며 "AI 기반 솔루션을 통해 가장 진보된 GAA 프로세스 기술의 PPA 목표를 성공적으로 달성할 수 있었다"고 전했다. 한편, 안드로이드 모바일 AP 시장에서 경쟁사인 퀄컴은 오는 10월 처음으로 3나노 공정을 적용한 '스냅드래곤8 4세대(가칭)'를 발표할 예정이다. 삼성전자 갤럭시S25 시리즈는 퀄컴의 스냅드래곤과 삼성의 엑시노스를 국가별로 교차해 탑재할 가능성이 관측된다.

2024.05.08 11:25이나리

[단독] 현대차, 5나노 공정으로 차량용 반도체 개발 착수

현대자동차가 5나노미터(nm, 1㎚는 10억분의 1) 첨단 공정으로 자체 차량용 반도체 개발에 나선다. 11일 업계에 따르면 현대자동차는 5나노 첨단 공정으로 ADAS용 차량용 반도체를 직접 개발하기로 결정했다. 5나노 공정 반도체 개발은 최소 1천억원 이상 규모가 투입되는 큰 프로젝트다. 앞서 현대차는 자체적으로 차량용 반도체를 개발하기 위해 지난해 6월 반도체개발실을 신설하고, 삼성전자 시스템LSI 사업부에서 차량용 시스템온칩(SOC) 엑시노스 오토를 연구해 온 김종선 상무를 영입했다. 현재 현대차는 반도체 설계와 관련해 반도체 디자인하우스(DSP) 업체 선정을 고심하고 있는 것으로 알려졌다. 파운드리는 삼성전자 또는 TSMC의 파운드리를 사용할 것으로 보인다. 현재 5나노 공정으로 차량용 칩을 생산하는 파운드리 업체는 삼성전자와 TSMC가 유일하다. 삼성전자와 TSMC가 올해부터 4나노 이하 공정에서도 차량용 반도체 양산을 시작한다고 밝힌 만큼, 현대차가 4나노 이하 공정으로 칩 개발에 나설 가능성도 열려있다. 삼성전자는 연내에 차량용으로 4나노(SF4A), 내년에 2나노(SF2A) 공정을 시작할 예정이고, TSMC는 올해 3나노(N3AE)를 시범으로 시작한 다음 2026년 본격적으로 3나노(N3A)로 차량용 칩을 생산한다는 계획이다. 현대차가 개발하려는 차량용 반도체는 자동차 시장에 화두로 떠오른 SDV(Software Defined Vehicle)를 지원하는 칩이다. SDV는 하드웨어 중심의 내연기관 차량과 달리 소프트웨어(SW)로 차량을 제어하는 미래 혁신 분야다. 자동차의 주행 성능, 편의 기능, 안전 기능까지 포함된다. 현대차는 2025년까지 모든 차종에 무선 소프트웨어 업데이트 기술을 적용하고, 차세대 공용 플랫폼과 기능 집중형 아키텍처를 통합해 SDV 전환을 순차적으로 진행한다는 목표를 제시한 바 있다. 현대차는 그동안 티어1 업체를 통해 차량용 반도체를 수급해 왔지만, 직접 개발에 나서는 배경은 최첨단 칩을 원활하게 확보하기 위해서다. 내연 기관차에는 반도체가 200~300개 들어갔다면, 앞으로 전기차에는 500~1천개, 자율주행차에는 2천개 이상 탑재되기에 반도체의 중요성이 더욱 커졌다. 특히 2~3년 전 차량용 반도체 숏티지(공급부족) 현상이 일어났을 때 자동차 업체들은 칩 수급에 어려움을 겪은 이후 자체 칩 개발 및 확보의 중요성이 대두됐다. 이는 최근 자동차 OEM사가 직접 차량용 칩 개발에 나서는 배경이다. 현대차는 자체 차량용 칩 개발 외에도 차량용 반도체 국산화율을 높인다는 방침이다. 현대차는 2025년부터 삼성전자로부터 인포테인먼트용 반도체 '엑시노스 오토 V920'을 공급받기로 했다. 또 현대차는 국내 자율주행용 반도체 스타트업 보스반도체에도 지분 인수를 전제로 투자를 단행했다. 업계 관계자는 "첨단 차량용 반도체를 확보해야 미래 모빌리티 시장에서 주도할 수 있다"며 "현대차는 자체 칩 개발 및 탑재를 통해 글로벌 자동차 기업과 경쟁에서 우위를 확보하겠다는 의지로 해석된다"고 말했다. 다만, 현대차그룹 관계자는 "차량용 반도체 개발 관련 다방면으로 검토중이나 아직까지 전혀 결정된 바 없다"고 밝혔다.

2024.03.11 15:58이나리

[단독] 삼성전자, '2세대 3나노' 공정 명칭 '2나노'로 변경

삼성전자가 파운드리(반도체 위탁생산) '2세대 3나노미터(nm)' 공정 명칭을 '2나노'로 변경하기로 결정했다. 즉, 연내 양산을 목표로 하던 2세대 3나노 공정을 앞으로 2나노로 부른다는 방침이다. 5일 반도체 업계에 따르면 삼성전자는 올해 초부터 고객사 및 협력사에게 2세대 3나노 공정 명칭을 2나노로 변경한다고 공지했다. 즉, SF3P 공정을 2나노인 SF2로 편입시킨다는 얘기다. 작년 말부터 삼성전자 2나노 명칭 변경과 관련돼 업계에 이야기가 돌았지만, 최근 공식적으로 명칭 변경이 확정된 것이다. 반도체 업계 관계자는 "삼성전자로부터 2세대 3나노를 2나노로 변경한다고 안내 받았다"라며 "작년에 삼성전자 파운드리에서 2세대 3나노로 계약한 것도 2나노로 명칭을 바꿔서 최근에 계약서를 다시 작성했다"고 말했다. 삼성전자는 2022년 6월 말께 세계 최초로 게이트올어라운드(GAA) 공정 기반으로 3나노 칩 양산을 시작했다. 삼성전자는 지난해 '파운드리 포럼'에서 올해 2세대 3나노 공정을 양산하고, 2025년 2나노 공정 양산을 계획한다고 밝힌 바 있다. 반도체 업계 관계자는 "이미 삼성전자의 2세대 3나노(2나노) 프로세스 디자인 키트(PDK)가 나왔기 때문에 올해 무리해서 양산한다면 충분히 할 상황이 될 것"이라며 "하지만 파운드리는 고객사 요청에 따라 양산을 시작하는 것이지, 하고 싶다고 할 수 있는 것은 아니다"라고 말했다. 삼성전자의 공정 명칭 변경은 파운드리 마케팅 측면에서 유리할 수 있다는 업계의 해석이 나온다. 또 최근 파운드리 업계의 PR 트렌드이기도 하다. 앞서 2020년 삼성전자가 7나노 공정에서 5나노 공정으로 넘어갈 당시에도 2세대 7나노 공정을 5나노로 명칭을 변경한 바 있다. 삼성전자 7나노는 2019년 세계 최초로 극자외선(EUV) 기술을 사용한 공정이었다. 이를 더 안정성 있게 만든 결과 트랜지스터 사이즈를 줄일 수 있었고, 2세대 7나노를 5나노로 명칭을 변경한 것이다. 업계 관계자는 "삼성전자 3나노는 GAA으로는 초판 공정이었는데, 최적화를 통해 트랜지스터 사이즈를 줄이게 되면서 2나노로 명칭을 바꾼 것으로 보인다"라며 "이것이 마케팅 또는 프로모션일 수 있겠지만, 한편으로는 고도화 작업의 성과 중 하나로 볼 수 있다"고 설명했다. 올해 말 양산을 시작하는 인텔 18A(1.8나노급) 공정 또한 비슷한 방식이다. 인텔은 최근 파운드리 행사에서 올해 20A(2나노급) 공정과 더불어 내년으로 계획했던 18A 공정을 앞당겨 올해 말부터 시작한다고 밝혔다. 업계 관계자는 "업계에서는 인텔 1.8나노, TSMC 2나노 트랜지스터가 이전 공정과 비교해 큰 차이가 있다고 보지 않는다"라며 "첨단 공정에서 후발주자인 인텔은 양산 로드맵에서 2나노에 다음 1.8 공정을 시작한다는 숫자 마케팅을 시작하면서 파운드리 업계의 공정 숫자 경쟁이 확산됐다"고 진단했다.

2024.03.05 15:03이나리

삼성전자·Arm, 최첨단 파운드리 동맹 강화…'GAA' 경쟁력 높인다

성전자 파운드리 사업부가 글로벌 반도체 설계 자산(IP) 회사 Arm의 차세대 SoC(시스템온칩) 설계 자산을 자사의 최첨단 GAA(게이트-올-어라운드) 공정에 최적화한다고 21일 밝혔다. 삼성전자는 Arm과의 협력을 통해 팹리스 기업의 최첨단 GAA 공정에 대한 접근성을 높이고, 차세대 제품 개발에 소요되는 시간과 비용을 최소화할 계획이다. 계종욱 삼성전자 파운드리 사업부 Design Platform개발실 부사장은 "Arm과의 협력 확대를 통해 양사 고객들에게 생성형 AI 시대에 걸맞은 혁신을 지원하게 됐다"며 "삼성전자와 Arm은 다년간 쌓아온 견고한 파트너십을 통해 최첨단 기술과 노하우를 축적해왔으며, 이번 설계 기술 최적화를 통해 팹리스 고객들에게 최선단 GAA 공정 기반 초고성능, 초저전력 Cortex-CPU를 선보이겠다"고 말했다. 이번 협업은 다년간 Arm CPU IP를 삼성 파운드리의 다양한 공정에 최적화해 양산한 협력의 연장선이다. 양사간 협업으로 팹리스 고객들은 생성형 AI 시대에 걸맞는 SoC 제품 개발 과정에서 ARM의 최신형 CPU 접근이 용이해진다. 삼성전자의 최선단 GAA 공정을 기반으로 설계된 Arm의 차세대 Cortex-X CPU는 우수한 성능과 전력효율로 최고의 소비자 경험을 제공할 것으로 기대된다. 삼성전자와 Arm의 협력은 팹리스 기업에게 적기에 제품을 제공하면서도 우수한 PPA(소비전력, 성능, 면적)를 구현하는 것에 초점을 맞춘다. 양사는 이를 위해 협력 초기부터 설계와 제조 최적화를 동시에 처리하는 DTCO(Design-Technology Co-Optimization)를 채택해 Arm의 최신 설계와 삼성전자의 GAA 공정의 PPA 개선 효과를 극대화했다. 생성형 AI는 새로운 소비자 경험을 제공하는 제품의 핵심 요소로 꼽히고 있다. 양사는 이번 파트너십으로 삼성전자의 GAA 공정을 기반으로 Arm의 차세대 Cortex-X CPU의 접근성을 극대화하고, 고객의 제품 혁신을 지원할 방침이다. 크리스 버기 Arm 클라이언트 사업부 수석 부사장 겸 총괄 매니저는 "삼성전자와의 오랜 협력관계를 통해 다년간 혁신을 지속할 수 있었다"며 "삼성 파운드리의 GAA 공정으로 Cortex-X와 Cortex-A 프로세서 최적화를 구현해 양사는 모바일 컴퓨팅의 미래를 재정립하고, AI 시대에 요구되는 성능과 효율을 제공하기 위해 혁신을 거듭할 것"이라고 말했다. 양사는 이번 협업을 계기로 다양한 영역에서 협력 확대를 위한 초석을 마련했다. 양사는 차세대 데이터센터 및 인프라 맞춤형 반도체를 위한 2나노 GAA와 미래 생성형 AI 모바일 컴퓨팅 시장을 겨냥한 획기적인 AI 칩렛 솔루션을 순차적으로 선보일 계획이다.

2024.02.21 08:46장경윤

삼성전자, 2세대 3나노 양산 임박...새로운 MBCFET 기술 공개

삼성전자가 올해 상반기 2세대 3나노미터(mn) 공정 칩 양산을 앞두고 2세대 MBCFET(Multi Bridge Channel FET) 기술을 내달 4일 세계 반도체 학회인 '전기전자공학자협회(IEEE EDTM) 2024'에서 발표한다. IEEE EDTM은 국제고체회로학회(ISSCC), VLSI와 함께 세계 3대 반도체 학술대회로 꼽힌다. IEEE EDTM은 2017년 일본 도야마에서 처음 시작해 1년에 한 번씩 세계 각지를 돌면서 반도체 최신 기술 동향을 발표하는 행사다. 올해 8회를 맞는 학회는 3월 3일부터 6일까지 인도 방갈루루 힐튼 호텔에서 개최된다. 지난해는 한국에서 개최된 바 있다. 삼성전자는 올해 학회에서 국내 기업으로는 유일하게 참가한다. 이상현 삼성전자 파운드리사업부 부사장은 이번 학회에서 2세대 MBCFET 기술을 발표한다. 삼성전자는 2022년 6월 세계 최초로 1세대 3나노 양산을 시작하면서 업계에서 처음으로 게이트올어라운드(GAA) 공정과 삼성 독자 기술인 MBCFET 구조를 적용했다. MBCFET은 4면을 채널로 하는 구조 변화를 통해 성능과 전력 효율을 핀펫(FinFET) 구조 보다 높일 수 있는 기술이다. 2세대 MBCFET은 1세대 보다 전력과 성능이 향상됐다. 앞서 삼성전자는 지난해 5월 반도체 학회 'VLSI 심포지엄'에 참가해 2세대 3나노 공정 스펙을 처음으로 공개한 바 있다. 당시 삼성전자는 2세대 3나노(SF3)는 1세대(SF3E) 보다 향상된 GAA 공정을 적용해 삼성전자의 이전 4나노 핀펫 공정 대비 성능이 22% 빨라지고, 전력 효율은 34% 향상됐으며, 로직 면적은 21% 더 작은 크기를 제공한다고 발표했다. 다만 1세대 3나노 공정 스펙과는 비교는 알려지지 않았다. 삼성전자는 올해 상반기 중으로 2세대 3나노 공정 양산을 개시할 계획이다. 앞서 지난 1월 말 4분기 컨퍼런스콜에서 삼성전자는 "우리는 수율 개선과 2세대 3나노 GAA 공정 최적화에 집중하고 있다"고 밝혔다. 한편, 경쟁사인 TSMC도 올해 상반기에 2세대 3나노(N3E) 공정을, 하반기에 고급 공정인 3나노(N3P)에서 칩 양산을 시작할 계획이다. 삼성전자가 3나노부터 GAA 공정을 적용했다면, TSMC는 3나노에서 핀펫(FinFET) 공정을 유지한다. TSMC는 2나노 공정부터 GAA 공정을 도입할 방침이다.

2024.02.18 10:20이나리

세계 1위 TSMC가 내다 본 올해 파운드리 시장 전망은

세계 1위 파운드리 대만 TSMC가 올해 반도체 업황에 대해 긍정적인 견해를 내놓았다. AI 산업의 발달 및 고객사들의 견조한 수요에 입각한 판단으로, 특히 3나노미터(nm) 등 최첨단 공정의 성장세가 두드러질 전망이다. 지난 18일 TSMC는 지난해 4분기 실적발표 컨퍼런스콜을 통해 올해 사업계획 및 투자전략에 대해 설명했다. ■ 올해 파운드리 업계 20% 성장…3나노 매출 본궤도 TSMC는 지난해 연 매출 2조1천617억 대만달러(한화 약 92조7천600억원), 영업이익률 54.4%를 기록했다. 매출은 전년동기 대비 4.5% 줄었으며, 영업이익률도 6.9%p 감소했다. 다만 당초 전망치(연 매출 10% 감소)를 상회하는 등 견조한 실적을 보였다. 지난해 하반기 스마트폰 및 AI 산업용 고성능컴퓨팅(HPC) 수요가 급격히 증가한 덕분에 TSMC는 올해 이들 산업의 회복세가 더욱 뚜렷해질 것으로 내다봤다. 웨이저자(C.C.웨이) TSMC 최고경영자(CEO)는 "올해 메모리를 제외한 전체 반도체 시장은 전년 대비 10% 이상 증가할 것"이라며 "파운드리 업계의 성장률은 약 20%로 예상된다"고 밝혔다. 또한 TSMC의 성장률은 업계 성장률을 상회하는 20% 초중반대로 제시했다. 특히 TSMC는 현재 상용화된 최첨단 공정인 3나노의 효과가 올해 본격화될 것으로 보고 있다. TSMC의 3나노 매출 비중은 지난해 3분기부터 공식 집계돼, 지난해 연 매출에서 6%의 비중을 차지한 바 있다. 올해에는 해당 비중이 10% 중반대까지 확대될 전망이다. 이에 대응하는 차원에서 TSMC는 5나노 공정(N5) 일부를 3나노로 전환하는 계획을 세웠다. ■ AI 반도체 성장세, 예상보다 빠르다 첨단 파운드리 시장의 강력한 성장을 이끌 요소는 단연 AI다. 고성능 AI 반도체가 TSMC에서 차지하는 매출 비중은 아직 한 자릿 수에 불과하지만, 향후 성장 잠재력은 매우 높다는 평가를 받고 있다. 웨이저자 CEO는 "챗GPT 등의 인기로 지난해 초부터 고객사들의 첨단 전공정 및 후공정에 대한 주문이 늘었다"며 "오는 2027년에는 AI용 프로세서 매출 비중이 10% 후반대 혹은 그 이상으로 성장할 것"이라고 자신했다. 앞서 TSMC는 지난해 초 AI용 프로세서 매출 비중이 2027년 10% 초반대까지 성장할 것이라고 언급한 바 있다. 이번 컨퍼런스콜을 통해 AI 반도체에 대한 전망을 상향 조정한 셈이다. AI 반도체의 핵심 요소인 첨단 패키징 역시 수요가 강력할 것으로 전망했다. 현재 TSMC는 자체 개발한 2.5D 패키징 기술 'CoWoS', 3D 적층 기술인 'SoIC' 등을 보유 중이다. 웨이저자 CEO는 "TSMC의 첨단 패키징 기술은 현재 과잉수요 상태로, 올해 생산능력을 2배로 확장해도 충분치 않다"며 "향후 몇 년간 CoWoS, SoIC의 연평균성장률이 50%를 넘을 것"이라고 설명했다. 한편 향후 설비투자에 대해서는 신중한 모습을 보였다. TSMC는 지난해 설비투자 규모를 320억 달러로 계획했으나, 실제로는 시장 불확실성을 고려해 이보다 낮은 304억 달러를 투자했다. 올해 예상 투자 규모 역시 전년과 비슷한 280억~320억 달러로 제시했다. 분야 별로는 첨단 공정에 70~80%, 특수 기술에 10~20%, 첨단 패키징 및 테스트에 10%가 투입될 예정이다. 이와 관련 웬델 황(Wendell Huang) TSMC CFO는 "시장 상황에 따라 다르나 설비투자의 증가 속도가 점점 둔화되는 것은 사실"이라며 "자본집약도가 2021년 50% 이상으로 최고점을 기록한 뒤 2년간 40%대로 내려왔는데, 올해부터 향후 몇년 간은 30% 중반 정도를 유지할 것으로 예상한다"고 밝혔다.

2024.01.19 10:00장경윤

TSMC, 3나노 매출 비중 15%로 '껑충'…최첨단 공정 맹활약

대만 주요 파운드리 TSMC가 지난해 4분기 최선단 공정을 중심으로 견조한 실적을 기록했다. 특히 가장 최신 공정에 해당하는 3나노미터(nm) 공정의 매출 비중이 지난해 3분기 6%에서 4분기 15%로 크게 증가했다. 18일 TSMC는 연결 기준 지난해 4분기 매출 6천255억 대만달러(미화 196억2천만 달러, 한화 26조5천400억 원), 순이익 2천387억 대만달러를 기록했다고 밝혔다. 매출은 전년동기와 동일하며, 전분기 대비 14.4% 증가했다. 순이익은 전년동기 대비 19.3% 감소했으나, 전분기 대비로는 13.1% 증가했다. 반도체 및 거시경제 악화로 올해 연간 매출이 감소하기는 했으나, 이번 TSMC의 4분기 실적은 당초 가이던스 및 증권가 컨센서스(매출 6천162억 대만달러)를 웃돌았다. 업계는 주요 고객사인 애플의 첨단 모바일 AP(애플리케이션 프로세서) 양산, AI 산업 발달에 따른 고성능 서버용 칩 수요 증가가 실적에 긍정적인 영향을 끼쳤을 것으로 분석하고 있다. 실제로 TSMC의 분기별 매출 비중에서 최선단 공정이 차지하는 비중은 꾸준히 상승하는 추세다. 지난해 4분기 TSMC의 3나노 매출 비중은 15%를 기록했다. 3나노는 현재 상용화된 가장 최신의 공정이다. TSMC의 경우 지난해 3분기부터 3나노 매출 비중을 공개한 바 있다. 3분기 3나노 공정의 매출 점유율은 6% 수준으로, 1개 분기만에 2배 이상 증가했다. 이를 반영한 지난해 4분기 TSMC의 7나노 이하 첨단 공정의 매출 비중은 67%다. 1분기(51%), 2분기(53%), 3분기(59%)와 비교하면 매 분기마다 계단식 성장을 이루고 있다. 한편 TSMC는 올 1분기 매출 전망치를 180억~188억 달러로 제시했다. 중간값은 184억 달러로, 전분기 대비 6.5%가량 감소한 수치다. 총이익률과 영업이익률은 52~54%, 40~42%로 전망했다.

2024.01.18 16:39장경윤

삼성 vs TSMC, 새해 '2세대 3나노 공정' 진검승부...수율이 관건

삼성전자와 대만 TSMC가 연내에 2세대 3나노미터(mn) 공정 양산을 시작하며 경쟁에 돌입할 예정이다. 두 회사는 2022년 1세대 3나노 공정에 이어 약 2년 만에 차세대 공정에서 칩을 생산한다는 점에서 주목된다. 2세대 3나노 공정은 성능뿐 아니라 수율 향상 여부에 따라 대형 고객사 확보에 영향을 미칠 것으로 보인다. 삼성전자는 2022년 6월 세계 최초로 3나노(SF3E) 공정 양산을 시작한데 이어 올해 2세대 3나노(SF3) 공정 양산을 앞두고 있다. 앞서 삼성전자가 지난해 5월 일본 도쿄에서 개최된 글로벌 반도체 학회 'VLSI 심포지엄'에서 공개한 정보에 따르면 2세대 3나노 공정은 1세대(SF3E) 보다 향상된 게이트올어라운드(GAA) 공정을 적용했다. 그 결과 2세대 3나노 공정은 삼성전자의 이전 4나노 핀펫(FinFET) 공정 대비 성능이 22% 빨라지고, 전력 효율은 34% 향상됐으며, 로직 면적은 21% 더 작은 크기를 제공한다. 삼성전자는 2세대 3나노 공정에서 글로벌 서버향 업체를 고객사로 확보한 것으로 알려졌다. TSMC 또한 2022년 12월 3나노(N3) 공정 양산에 이어 올해 상반기 2세대 3나노(N3E) 공정을, 하반기에 고급 공정인 3나노(N3P)에서 칩 양산을 시작할 계획이다. TSMC에 따르면 1세대 3나노(N3) 공정이 5나노 공정(N5) 보다 성능이 10~15% 증가하고 전력소비가 25~30% 감소했다면, 2세대 3나노(N3E) 공정은 성능이 18% 증가하고 전력소비 32% 감소하며 업그레이드됐다. 또 N3P 공정은 N3E 보다 성능이 5% 향상, 전력소비가 5~10% 감소, 칩 밀도가 1.04배 증가했다. TSMC는 2세대 3나노 공정 고객사로 애플, 미디어텍, AMD, 엔비디아, 퀄컴 등을 확보한 것으로 알려져 있다. N3E 공정에서 생산되는 칩은 하반기에 출시되는 아이폰16용 모바일 프로세서(AP) 'A18 프로'가 대표적이다. 삼성 3나노부터 GAA 선제적 도입, TSMC 핀펫 유지…수율 확보 중요 3나노 공정은 삼성전자가 차세대 트랜지스터 구조인 GAA를 채택했고, TSMC는 기존 공정인 핀펫(FinFET) 구조를 유지하고 있다는 점에서 차이가 있다. GAA는 채널의 3개 면을 감싸는 기존 핀펫구조와 비교해, 게이트의 면적이 넓어지며 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도와 전력 효율을 높이는 차세대 기술로 꼽힌다. TSMC는 2나노 공정부터 GAA 구조를 적용할 계획이다. 삼성전자 파운드리 사업에 정통한 업계 관계자는 "삼성전자가 GAA를 일찍 도입한 결과 2세대 3나노 성능이 1세대 보다 안정화됐다"라며 "첨단 공정이 궁극적으로 GAA 구조로 가고 있는 만큼, 먼저 노하우를 쌓은 삼성전자가 유리할 수 있다"고 말했다. 이 관계자는 또 "삼성전자가 2세대 3나노 공정에서 수율을 높인다면, '반격'의 계기를 마련해 TSMC와 진검승부를 할 것"이라고 덧붙였다. TSMC도 2세대 3나노 공정에서 수율 확보가 절실한 상황이다. 그동안 TSMC는 수율이 70%를 넘어야 애플로부터 웨이퍼의 제값을 받아 왔는데, 1세대 3나노 공정 수율이 70%에 도달하지 못하자, 동작하는 칩(KGD·known good die)만 판매하기로 계약한 바 있다. TSMC 입장에서는 손해를 보더라도 애플과 같은 대형 고객사를 유지하는 것이 낫다고 판단했기 때문이라는 해석이다. 업계 관계자는 "작년에 TSMC가 3나노의 낮은 수율 때문에 투입된 웨이퍼 단위로 가격을 받지 않고, 양품의 칩만을 애플에 청구하는 방식으로 계약한 것은 이례적인 케이스"라며 "TSMC도 2세대 3나노 공정 수율을 높여 애플 외에 여러 고객사를 확보하는 것을 목표로 할 것이다"고 말했다. 한편, 삼성전자와 TSMC는 내년부터 2나노 공정 기반으로 칩 양산을 목표로 한다. 삼성전자는 오는 2025년 모바일 향 중심으로 2나노 공정(SF2)을 양산하고, 2026년 고성능 컴퓨팅(HPC)향 공정, 2027년 오토모티브향 공정으로 확대할 계획이다. 1.4나노 공정은 2027년 양산을 목표로 하고 있다. TSMC는 내년에 2나노 공정(N2), 2026년에는 업그레이드된 2나노 공정 N2P와 N2X를 각각 선보일 예정이다. 아울러 인텔도 가세해 올해 하반기에 인텔 20A(2나노급) 공정, 내년에 인텔 18A(1.8나노급) 공정으로 양산을 목표로 세웠다.

2024.01.03 13:09이나리

Prev 1 Next