• ZDNet USA
  • ZDNet China
  • ZDNet Japan
  • English
  • 지디넷 웨비나
뉴스
  • 최신뉴스
  • 방송/통신
  • 컴퓨팅
  • 홈&모바일
  • 인터넷
  • 반도체/디스플레이
  • 카테크
  • 헬스케어
  • 게임
  • 중기&스타트업
  • 유통
  • 금융
  • 과학
  • 디지털경제
  • 취업/HR/교육
  • 생활/문화
  • 인사•부음
  • 글로벌뉴스
인공지능
배터리
양자컴퓨팅
컨퍼런스
칼럼•연재
포토•영상

ZDNet 검색 페이지

'2나노'통합검색 결과 입니다. (31건)

  • 태그
    • 제목
    • 제목 + 내용
    • 작성자
    • 태그
  • 기간
    • 3개월
    • 1년
    • 1년 이전

퀄리타스반도체, '세계 최초' 2나노 MIPI 솔루션 美 고객사에 공급

국내 반도체 IP(설계자산) 기업 퀄리타스반도체는 2나노미터(nm) 공정에서 게이트올어라운드(GAAFET) 기반의 MIPI DCPHY IP 솔루션을 미국 팹리스 업체에 공급한다고 9일 밝혔다. 이는 세계에서 가장 앞선 파운드리 공정 중 하나인 2나노와 차세대 트랜지스터 구조인 GAAFET을 활용한 IP 개발 뿐만아니라, 글로벌 고객사와 계약을 체결하고 양산까지 이어지는 중요한 성과다. 2나노 공정은 높은 기술적 난이도로 인해 전 세계적으로 소수의 업체만이 파운드리와 협력해 개발할 수 있으며, 현재 이 공정을 활용하는 IP 개발 기업으로는 연 매출 40억 달러 이상의 글로벌 기업인 시높시스와 케이던스가 대표적이다. 퀄리타스반도체는 국내 기업으로는 유일하게 2나노 공정에서의 IP를 수주하며 이들 대열에 합류했다. 이러한 성과는 과감한 투자와 선제적인 기술 개발 덕분에 가능했다. 올해 PCIe 4.0 IP 솔루션 계약과 PCIe 6.0 IP 개발 성공에 이어 이번 계약까지 성공시키며 퀄리타스반도체는 글로벌 기술 경쟁력을 입증하며 현존하는 최선단 공정에서의 양산 이력까지 확보하게 됐다. GAAFET 공정은 기존의 FinFET 공정보다 트랜지스터의 전류 접촉면을 4개로 확장해 성능을 대폭 개선한 차세대 기술로 평가받는다. 모든 면이 게이트와 접촉하는 구조를 통해 전류량이 증가하며, 이를 통해 반도체 칩의 소형화와 전력 효율성 면에서 뛰어난 성과를 낼 수 있다. 김두호 퀄리타스반도체 대표는 “이번 2나노 GAAFET 공정 기반의 IP 솔루션 개발과 공급은 퀄리타스반도체의 기술적 성과를 전 세계적으로 인정받는 중요한 계기"라며 "앞으로도 시장을 선도하는 혁신적인 기술을 지속적으로 개발해 글로벌 고객사와의 협력을 더욱 강화해 나갈 것”이라고 말했다. 퀄리타스반도체의 MIPI IP 솔루션은 모바일, AI, IoT, 자율주행 등 다양한 응용 분야에서 사용될 수 있으며, 가장 많은 양산 실적을 보유하고 있다. 최첨단 공정에서 IP 개발 역량을 입증한 퀄리타스 반도체의 향후 행보가 주목된다.

2024.09.09 11:09장경윤

SK실트론, '2나노'용 공정 기술 개발…웨이퍼 업계도 '초미세' 대응

SK실트론이 최근 초미세 파운드리 공정에 해당하는 2나노미터(nm)급 EPI(에피) 기술을 개발했다. 삼성전자, TSMC 등 주요 반도체 기업들이 내년 2나노 공정 상용화를 앞다퉈 추진 중인 상황에 대응하기 위한 준비다. 20일 SK실트론의 반기보고서에 따르면 이 회사는 지난 6월 '300mm(12인치) 로직용 2나노급 EPI'를 개발했다. SK실트론은 주요 반도체 제조 기업의 요청에 의해 해당 기술을 연구개발(R&D) 해온 것으로 알려졌다. 현재 2나노 수준의 초미세 파운드리 공정을 다루는 기업은 전 세계적으로 삼성전자, TSMC, 인텔 등 3곳에 불과하다. EPI는 공정은 연마가 끝난 실리콘 웨이퍼(폴리시드 웨이퍼) 위에 화학기상증착법(CVD)으로 초고순도의 단결정 실리콘 레이어를 성장시키는 기술이다. 이 과정을 거친 웨이퍼를 에피 웨이퍼라 부른다. 에피 웨이퍼는 폴리시드 웨이퍼 대비 표면에 존재하는 미세 결함이 적으며, 특정 용도에 맞춰 유연하게 특성을 변경할 수 있다는 장점이 있다. 때문에 에피 웨이퍼는 주로 CPU, GPU 등 로직 반도체 제조에 활용돼 왔다. SK실트론이 이번에 2나노급 EPI 공정을 개발한 이유는 곧 다가올 초미세 공정 시대에 대응하기 위한 준비로 풀이된다. 웨이퍼 제조기업은 반도체 최후방산업에 속하는 업계 특성 상, 고객사와의 긴밀한 협의를 거쳐 차세대 제품을 선제 개발해야 한다. 대표적으로 삼성전자는 일본 팹리스 PFN(Preferred Networks)로부터 처음으로 2나노 공정 기반의 AI 가속기 칩을 수주한 바 있다. 이에 따라 삼성전자는 내년부터 2나노 공정 양산을 본격화할 계획이다. TSMC 역시 2025년 2나노 공정 양산을 공식화한 상황이다. 한편 SK실트론은 국내 유일의 실리콘 반도체 웨이퍼 전문 제조기업이다. 올 2분기 매출은 5천30억 원, 영업이익은 700억 원을 기록했다. 전분기 대비 각각 5.6%, 66.8% 증가했다. 전년동기 대비로는 매출은 2.2% 증가했으며, 영업이익은 동일한 수준이다.

2024.08.20 10:20장경윤

퀄리타스반도체, AI·자율주행용 2나노 공정 IP 개발 착수

초고속 인터페이스 IP(설계자산) 기업 퀄리타스반도체가 전 세계 파운드리 공정 중 가장 최선단 공정인 2나노(nm) 공정 및 4나노 IP 개발에 국내 최초로 착수했다고 11일 밝혔다. 퀄리타스반도체가 개발하는 기술은 칩렛 UCIe(Universal Chiplet Interconnect Express) PHY IP, MIPI(Mobile Industry Processor Interface) PHY IP다. 이는 온디바이스 AI와 같은 인공지능 애플리케이션 및 데이터센터, 차세대 자율주행 시장에서의 방대한 데이터 전송에 필요한 대역폭과 속도를 충족하기 위한 수요에 대응하기 위한 솔루션이다. 퀄리타스반도체는 2나노 IP 개발에 착수해 내년 상반기 시제품 제작, 하반기 중 IP 검증 완료를 목표로 한다고 밝혔다. MIPI IP의 경우 5나노 공정에서 최신의 MIPI 규격인 8G 속도를 검증한 바 있으며, 검증된 구조가 이번 2나노에도 적용돼 개발 일정을 가속화할 수 있을 것으로 보인다. 현재 전 세계 파운드리 업계에서 가장 최선단인 2나노 공정은 설계 난이도가 매우 높아 글로벌 매우 극소수의 업체만 파운드리 업체로부터 해당 공정에 접근권을 부여 받아 설계할 수 있다. 현재 전 세계에서 2나노 공정에 IP 개발에 대한 권한을 부여 받은 IP 업체는 시놉시스, 케이던스 밖에 없는 실정에 퀄리타스반도체가 이들과 동등하게 선정됐다는 점은 시장 초기에 진입할 수 있는 기회가 주어졌다고 평가된다. 김두호 퀄리타스반도체 김두호 대표는 "고객사와 협의하고 있는 UCIe PHY IP, MIPI D/C PHY IP 외에도 당사의 주력 IP인 5나노 공정 PCIe PHY IP도 현재 개발 후 양산 테스트 중이다"라며 "4나노 및 2나노 공정의 PCIe PHY IP 개발도 조만간 착수할 계획이다"라고 말했다. 이어 그는 "2나노 공정 IP는 현재 납품되고 있는 최고가 IP와 비교해 매우 고가의 IP이기 때문에, 2나노 공정 IP가 매출로 반영되는 시점에 당사의 폭발적인 성장이 기대된다"고 전했다.

2024.07.11 15:17이나리

2나노 칩 탑재 아이폰, 내년 출시 가능성 높아

애플이 내년 선보일 아이폰17 시리즈에 차세대 2나노미터(㎚) 공정 노드를 사용한 칩이 탑재될 것이란 전망이 나왔다. 10일(현지시간) 애플인사이더에 따르면 애플의 칩 제조를 담당하는 세계 최대 파운드리 업체 TSMC가 올해 말 2㎚ 공정의 소규모 생산을 시작할 계획이다. TSMC는 연말 2㎚ 칩을 소규모 생산하고, 내년 대량 생산을 목표로 하고 있다. 아이폰은 통상 9월쯤 출시하므로 올해 선보이는 아이폰16 시리즈가 아닌 내년 출시할 아이폰17 시리즈에 적용될 가능성이 높다. 애플의 첫 AI폰으로 기대되는 아이폰16 프로 모델에 2㎚ 칩을 채택할 수 없게 된 셈이다. 아이폰16에는 TSMC 2세대 3㎚ N3E 공정으로 제조된 A18 칩을 탑재할 예정이다. 애플은 내년 아이폰17 프로 라인업에 2㎚ 기반 칩을 탑재한 후 애플 실리콘을 탑재한 맥 등에 적용할 것으로 예상된다. 아이폰17 시리즈는 TSMC 2㎚ 칩을 탑재한 유일한 스마트폰이 될 예정이다.

2024.04.11 10:02류은주

경계현 삼성전자 사장 "AI 반도체 '마하2'도 빠르게 개발할 것"

경계현 삼성전자 DS부문(반도체) 대표이사 사장이 AI 반도체 '마하1(Mach-1)'에 이어 '마하2(Mach-2)' 개발에도 빠르게 착수한다는 계획을 밝혔다. 경 사장은 5일 SNS(사회관계망서비스) 인스타그램에서 "추론(Inference) 전용인 마하1에 대한 고객들의 관심이 증가하고 있다"라며 "일부 고객들은 1테라(T) 파라미터(parameter) 이상의 큰 어플리케이션에 마하를 쓰고 싶어한다. 생각보다 더 빠르게 마하2의 개발이 필요한 이유가 생긴 것이다. 준비를 해야겠다"고 전했다. 삼성전자 시스템LSI 사업부가 개발하고 있는 마하1는 AI를 추론하기 위해 특화된 범용인공지능(AGI) 반도체다. 메모리와 그래픽처리장치(GPU)와의 병목 현상을 해소할 수 있는 구조로 만들어져, 고대역폭메모리(HBM) 대신에 저전력(Low Power) D램을 써도 LLM(Large Language Models, 거대언어모델) 추론이 가능하도록 개발 중이다. 경 사장은 지난 20일 삼성전자 정기주주총회에서 AI 반도체 '마하1'을 처음으로 언급한 바 있다. 당시 경 사장은 "마하1은 여러 가지 알고리즘을 써서 메모리와 GPU 사이에 데이터 병목현상을 8분의 1 정도로 줄이고 전력 효율을 8배 높이는 것을 목표로 현재 개발 중"이라며 "올해 연말 정도면 마하1 칩을 만들어서 내년 초에 저희 칩으로 구성된 시스템(AI 가속기)을 보실 수 있을 것"이라고 말했다. 업계에 따르면 삼성전자는 마하1을 연말 네이버에 추론용 서버용으로 공급할 예정이다. 납품 규모는 15만~20만개, 개당 500만원 수준으로 논의 중이다. 삼성전자의 마하1은 엔비디아 제품의 10분의 1 수준으로 가격 경쟁력을 확보한 것으로 알려진다. 엔비디아 AI 반도체 'H100이' 개당 최대 4만달러(약 5360만원)에 거래되고, 신규 칩 'B100'은 최소 5만달러(6천600만원) 이상의 높은 가격으로 판매된다. 경 사장은 26일(현지시간) 미국 캘리포니아주 마운티뷰에서 열린 '멤콘(MEMCON) 2024' 컨퍼런스를 비롯해 약 4일 동안 미국의 5개 도시를 돌면서 맞춤형 HBM과 2나노 공정 파운드리 고객사 확보를 위해 비즈니스 활동을 벌였다. 경 사장은 "AI 애플리케이션에서 고용랑 HBM은 경쟁력이다"라며 "HBM3와 HBM3E 12단을 고객들이 더 찾는 이유다. (삼성전자)는 HBM 전담팀을 꾸미고, 팀은 정성을 다해 품질과 생산성을 높히고 있다. 이들의 노력으로 HBM의 리더십이 우리에게로 오고 있다"고 강조했다. 이어서 그는 "HBM4에서 메모리 대역폭(Bandwith)이 2배로 되지만 여전히 메모리와 컴퓨트 사이의 트래픽은 바틀넥(Bottle Neck)이다"라며 "많은 고객들이 이 문제를 풀기 위해 각자만의 방식으로 맞춤형(Custom) HBM4를 개발하고 싶어한다. 그리고, 고객들은 우리와 함께 그 일을 할 것이다"고 말했다. HBM은 여러 개 D램을 수직으로 연결해 기존 D램보다 데이터 처리 속도를 대폭 끌어올린 고성능 제품이다. HBM은 1세대(HBM)·2세대(HBM2)·3세대(HBM2E)에 이어 4세대(HBM3) 제품이 공급되고 있으며, 올해 상반부터 5세대(HBM3E) 양산이 공급된다. 삼성전자는 이달 초 미국 캘리포니아 실리콘밸리에서 열린 엔비디아 개발자 콘퍼런스 'GTC 2024'에서 12단 HBM3E 실물을 처음으로 공개한 바 있다. 현재 삼성전자는 2025년 공급을 목표로 HBM4를 개발 중이다. 경 사장은 파운드리 2나노 공정에 대해서 "로직 파워를 줄이고 성능을 높여야 다양한 응용에서 AI의 지능을 키울 수 있다"라며 "고객들이 게이트올어라운드(GAA) 2나노를 원하는 이유다"라며 "이런 이유로 많은 고객들이 파운드리 2나노 공정을 위한 테스트 칩을 흘리고 있거나 흘리기로 했다"로 말했다. 이어서 그는 "성공적인 기술 개발을 통해 이들이 2나노 제품개발로 이어지도록 할 것이다"고 전했다. 삼성전자는 내년부터 2나노 공정으로 반도체를 양산을 앞두고 있다. 경 사장은 테슬라 본사도 방문한 것으로 보인다. 경 사장은 "테슬라에서는 고맙게도 사이버트럭을 시승할 수 있는 기회를 줬는데 생각보다 안락했고, 가속력이 대단했다"라며 "10개의 카메라로 주변을 인식하는 능력이 훌륭해 보였고, 짧은 회전 반경과 큰 와이퍼가 인상적이었다"고 평가했다.

2024.03.29 11:43이나리

삼성전자, 시놉시스와 2나노 공정기술 첫 공개

내년부터 2나노미터(nm) 공정으로 반도체 양산을 앞둔 삼성전자가 오는 20일 처음으로 해당 기술 개발 현황을 공개한다. 아울러 삼성전자는 시놉시스, Arm 등 반도체 설계자산(IP) 업체들과 2나노 공정 협력을 강화하고 있다. 18일 반도체 업계에 따르면 삼성전자는 시놉시스가 20~21일 미국에서 개최하는 'SNUG 실리콘 밸리' 컨퍼런스에서 2나노(SF2) 공정 기술을 일부 발표한다. 삼성전자는 시놉시스 StarRC팀과 협력해서 최첨단 반도체 공정을 위한 레퍼런스를 구축했다. 이날 양사는 삼성전자 2나노 공정을 지원하는 IP 기술과 개발 현황을 공개할 예정이다. 시놉시스의 'SNUG 컨퍼런스'는 반도체 설계 기술과 트렌드를 공유하는 연례행사다. 삼성전자 외에도 인텔, TSMC의 디자인하우스(VCA) 업체 알칩, 엔비디아, AMD 등도 자사의 설계 기술을 공유한다. 삼성전자는 내년부터 2나노 공정 기반으로 반도체를 생산하는 것을 목표로 준비 중이다. 이를 위해 최근 반도체 IP 업체들과 2나노 공정 협력을 연달아 체결하고 있다. 또 2나노 공정 고객사로 일본 AI 스타트업 PFN(Preferred Networks)를 확보하기도 했다. 파운드리 업체와 반도체 IP 업체 간의 협력은 중요하다. 파운드리 업체가 보유한 IP 수는 고객사 확보와 생태계 구축에 큰 영향을 주기 때문이다. IP는 반도체 특징을 회로로 구현한 설계 블록으로 반도체 설계에 필수적인 요소다. 반도체 설계회사인 팹리스가 모든 IP를 개발할 수 없기에, IP 회사의 포트폴리오를 활용하면 쉽고 빠르게 검증된 고성능 제품을 만들 수 있다. 일례로 삼성전자가 파운드리 공정 정보를 IP 파트너에게 전달하면, IP 파트너들은 삼성전자 파운드리 공정에 최적화된 IP를 개발해서 국내외의 팹리스 고객에게 제공하는 방식이다. 앞서 삼성전자는 지난달 Arm과도 신규 IP를 체결하며 2나노 공정 양산에 속도를 내고 있다. 삼성전자는 Arm과 첨단 반도체 생산을 위해 코어텍스-X IP를 파운드리 GAA 공정에 적용하는 협력을 체결했고, 'Arm 토탈 디자인 프로그램'에 합류하게 됐다. '토탈 디자인 프로그램'은 Arm을 중심으로 파운드리, 디자인솔루션(DSP), IP, 설계자동화(EDA) 업체가 서로 협력해 AI, 데이터센터, HPC(고성능컴퓨팅) 등 첨단 반도체를 빠르게 개발하고 양산하는 반도체 에코시스템이다. 지난해 6월 실리콘밸리에서 개최된 '삼성전자 파운드리 포럼'에서 최시영 파운드리사업부 사장은 "IP 파트너와의 장기 협력을 추진해 인공지능(AI), 고성능 컴퓨팅(HPC), 오토모티브 고객의 광범위한 요구에 대응하고, IP별 다수의 글로벌 파트너와의 협력을 추진하겠다"고 언급한 바 있다. 또 지난해 경계현 삼성전자 DS부문 사장은 연세대학교 강연에서 "최근 여러 IP 업체들과 '빅 딜(big deal)'을 하는 등 고객사를 위한 다양한 기반을 확보했다"며 "3나노, 2나노 개발 속도도 높여가고 있고 회사의 강점인 메모리를 연계하는 비즈니스를 하고 있다"고 강조했다.

2024.03.18 16:42이나리

[단독] 삼성전자, '2세대 3나노' 공정 명칭 '2나노'로 변경

삼성전자가 파운드리(반도체 위탁생산) '2세대 3나노미터(nm)' 공정 명칭을 '2나노'로 변경하기로 결정했다. 즉, 연내 양산을 목표로 하던 2세대 3나노 공정을 앞으로 2나노로 부른다는 방침이다. 5일 반도체 업계에 따르면 삼성전자는 올해 초부터 고객사 및 협력사에게 2세대 3나노 공정 명칭을 2나노로 변경한다고 공지했다. 즉, SF3P 공정을 2나노인 SF2로 편입시킨다는 얘기다. 작년 말부터 삼성전자 2나노 명칭 변경과 관련돼 업계에 이야기가 돌았지만, 최근 공식적으로 명칭 변경이 확정된 것이다. 반도체 업계 관계자는 "삼성전자로부터 2세대 3나노를 2나노로 변경한다고 안내 받았다"라며 "작년에 삼성전자 파운드리에서 2세대 3나노로 계약한 것도 2나노로 명칭을 바꿔서 최근에 계약서를 다시 작성했다"고 말했다. 삼성전자는 2022년 6월 말께 세계 최초로 게이트올어라운드(GAA) 공정 기반으로 3나노 칩 양산을 시작했다. 삼성전자는 지난해 '파운드리 포럼'에서 올해 2세대 3나노 공정을 양산하고, 2025년 2나노 공정 양산을 계획한다고 밝힌 바 있다. 반도체 업계 관계자는 "이미 삼성전자의 2세대 3나노(2나노) 프로세스 디자인 키트(PDK)가 나왔기 때문에 올해 무리해서 양산한다면 충분히 할 상황이 될 것"이라며 "하지만 파운드리는 고객사 요청에 따라 양산을 시작하는 것이지, 하고 싶다고 할 수 있는 것은 아니다"라고 말했다. 삼성전자의 공정 명칭 변경은 파운드리 마케팅 측면에서 유리할 수 있다는 업계의 해석이 나온다. 또 최근 파운드리 업계의 PR 트렌드이기도 하다. 앞서 2020년 삼성전자가 7나노 공정에서 5나노 공정으로 넘어갈 당시에도 2세대 7나노 공정을 5나노로 명칭을 변경한 바 있다. 삼성전자 7나노는 2019년 세계 최초로 극자외선(EUV) 기술을 사용한 공정이었다. 이를 더 안정성 있게 만든 결과 트랜지스터 사이즈를 줄일 수 있었고, 2세대 7나노를 5나노로 명칭을 변경한 것이다. 업계 관계자는 "삼성전자 3나노는 GAA으로는 초판 공정이었는데, 최적화를 통해 트랜지스터 사이즈를 줄이게 되면서 2나노로 명칭을 바꾼 것으로 보인다"라며 "이것이 마케팅 또는 프로모션일 수 있겠지만, 한편으로는 고도화 작업의 성과 중 하나로 볼 수 있다"고 설명했다. 올해 말 양산을 시작하는 인텔 18A(1.8나노급) 공정 또한 비슷한 방식이다. 인텔은 최근 파운드리 행사에서 올해 20A(2나노급) 공정과 더불어 내년으로 계획했던 18A 공정을 앞당겨 올해 말부터 시작한다고 밝혔다. 업계 관계자는 "업계에서는 인텔 1.8나노, TSMC 2나노 트랜지스터가 이전 공정과 비교해 큰 차이가 있다고 보지 않는다"라며 "첨단 공정에서 후발주자인 인텔은 양산 로드맵에서 2나노에 다음 1.8 공정을 시작한다는 숫자 마케팅을 시작하면서 파운드리 업계의 공정 숫자 경쟁이 확산됐다"고 진단했다.

2024.03.05 15:03이나리

日 파운드리 라피더스, 텐스토렌트와 2나노 AI 칩 생산 계약

일본 파운드리(위탁생산) 업체 라피더스가 캐나다 팹리스 텐스토렌트로부터 2나노미터(㎚: 1㎚=10억분의 1m) 공정 기반 인공지능(AI) 칩 생산을 수주했다. 한국, 미국, 대만 중심의 첨단 반도체 공급망 경쟁에서 일본 기업이 처음으로 2나노 칩 고객사를 확보했다는 점에서 주목된다. 28일 닛케이에 따르면 라피더스와 텐스토렌트는 2나노 공정 기반의 AI용 반도체 공동 개발하기로 합의했다. 양산 목표 시기는 2028년이다. 라피더스가 고객사를 공개한 것은 이번이 처음이다. 양사가 공동 개발한 2나노 AI 반도체는 현재 라피더스가 일본 홋카이도 지토세에 건설 중인 공장에서 제조할 예정이다. 텐스토렌트는 AMD, 테슬라에서 첨단 반도체 설계를 주도한 짐 켈러가 최고경영자(CEO)로 있는 AI 반도체 스타트업이다. 지난해 삼성전자에도 4나노 공정 기반 칩 양산을 맡겼다. 해당 칩은 현재 건설 중인 삼성전자 테일러 공장에서 올해 말 또는 내년께 생산될 예정이다. 라피더스는 2022년 11월 토요타, 소니, 키오시아, NTT, 소프트뱅크, NEC, 덴소, 미쓰비시UFJ은행 등 8개사가 설립한 반도체 회사다. 이들 기업은 각각 10억엔(약 93억원)을 출자했다. 일본 정부도 2나노미터 반도체 공장 건설에 700억엔(약 6천918억 원) 보조금을 지급하며 반도체 국산화를 전면에 나서 지원하고 있다. 라피더스는 미국 IBM과 협력해 2027년까지 2나노 공정 기반의 반도체를 생산한다는 계획이다. 해당 칩은 슈퍼컴퓨터, 인공지능(AI) 등에 사용하게 된다. 라피더스 연구원과 엔지니어들은 미국 뉴욕주 소재 'IBM 나노테크 컴플렉스' 연구센터에서 2나노 설계를 연구하고 있다. 텐스토렌트는 일본 정부 주도의 AI용 반도체 개발 사업에도 참가한다. 라피더스, 도쿄대, 이화학연구소가 참여한 '최첨단 반도체 기술센터'(LSTC)'는 일본 정부로부터 280억엔(약 2천500억원)의 지원을 받아 AI용 반도체를 개발하고 있다. 이 사업에서 텐스토렌트는 CPU(중앙처리장치) 부분을 맡았다. 닛케이에 따르면 라피더스는 이 사업을 통해 개발된 AI반도체는 2029년 양산을 목표로 하고 있다. LSTC는 프랑스 전자정보기술연구소(CEA-Leti)와 함께 1나노 공정 반도체 설계에 필요한 기초 기술을 공동 개발하기 위해 지난해 검토 양해각서도 체결했다. 한편, 라피더스 2나노 칩 생산 진출은 반도체 공급망에 큰 변화를 줄 것으로 보인다. 첨단 공정에서 삼성전자와 대만 TSMC 경쟁구도를 펼치고 있는 중에 미국 인텔은 파운드리 재진출 선언과 함께 2030년 삼성전자를 제치고 2위에 오르겠다는 목표를 제시했다. 이에 일본 파리더스까지 가세하면서 첨단 반도체 양산을 위한 수주 경쟁이 더 치열해질 전망이다.

2024.02.29 10:37이나리

삼성전자·Arm, 최첨단 파운드리 동맹 강화…'GAA' 경쟁력 높인다

성전자 파운드리 사업부가 글로벌 반도체 설계 자산(IP) 회사 Arm의 차세대 SoC(시스템온칩) 설계 자산을 자사의 최첨단 GAA(게이트-올-어라운드) 공정에 최적화한다고 21일 밝혔다. 삼성전자는 Arm과의 협력을 통해 팹리스 기업의 최첨단 GAA 공정에 대한 접근성을 높이고, 차세대 제품 개발에 소요되는 시간과 비용을 최소화할 계획이다. 계종욱 삼성전자 파운드리 사업부 Design Platform개발실 부사장은 "Arm과의 협력 확대를 통해 양사 고객들에게 생성형 AI 시대에 걸맞은 혁신을 지원하게 됐다"며 "삼성전자와 Arm은 다년간 쌓아온 견고한 파트너십을 통해 최첨단 기술과 노하우를 축적해왔으며, 이번 설계 기술 최적화를 통해 팹리스 고객들에게 최선단 GAA 공정 기반 초고성능, 초저전력 Cortex-CPU를 선보이겠다"고 말했다. 이번 협업은 다년간 Arm CPU IP를 삼성 파운드리의 다양한 공정에 최적화해 양산한 협력의 연장선이다. 양사간 협업으로 팹리스 고객들은 생성형 AI 시대에 걸맞는 SoC 제품 개발 과정에서 ARM의 최신형 CPU 접근이 용이해진다. 삼성전자의 최선단 GAA 공정을 기반으로 설계된 Arm의 차세대 Cortex-X CPU는 우수한 성능과 전력효율로 최고의 소비자 경험을 제공할 것으로 기대된다. 삼성전자와 Arm의 협력은 팹리스 기업에게 적기에 제품을 제공하면서도 우수한 PPA(소비전력, 성능, 면적)를 구현하는 것에 초점을 맞춘다. 양사는 이를 위해 협력 초기부터 설계와 제조 최적화를 동시에 처리하는 DTCO(Design-Technology Co-Optimization)를 채택해 Arm의 최신 설계와 삼성전자의 GAA 공정의 PPA 개선 효과를 극대화했다. 생성형 AI는 새로운 소비자 경험을 제공하는 제품의 핵심 요소로 꼽히고 있다. 양사는 이번 파트너십으로 삼성전자의 GAA 공정을 기반으로 Arm의 차세대 Cortex-X CPU의 접근성을 극대화하고, 고객의 제품 혁신을 지원할 방침이다. 크리스 버기 Arm 클라이언트 사업부 수석 부사장 겸 총괄 매니저는 "삼성전자와의 오랜 협력관계를 통해 다년간 혁신을 지속할 수 있었다"며 "삼성 파운드리의 GAA 공정으로 Cortex-X와 Cortex-A 프로세서 최적화를 구현해 양사는 모바일 컴퓨팅의 미래를 재정립하고, AI 시대에 요구되는 성능과 효율을 제공하기 위해 혁신을 거듭할 것"이라고 말했다. 양사는 이번 협업을 계기로 다양한 영역에서 협력 확대를 위한 초석을 마련했다. 양사는 차세대 데이터센터 및 인프라 맞춤형 반도체를 위한 2나노 GAA와 미래 생성형 AI 모바일 컴퓨팅 시장을 겨냥한 획기적인 AI 칩렛 솔루션을 순차적으로 선보일 계획이다.

2024.02.21 08:46장경윤

삼성, TSMC 제치고 日서 2나노 AI 반도체 수주

삼성전자가 지난달 컨퍼런스콜에서 수주를 공식화한 2나노미터(mn) 파운드리 고객사는 일본 주요 인공지능(AI) 기업인 것으로 파악됐다. 이는 경쟁사인 TSMC를 제치고 거둔 성과다. 삼성전자는 HBM(고대역폭메모리)과 첨단 패키징 기술을 턴키 솔루션으로 제공할 수 있다는 점을 적극 내세운 것으로 알려졌다. 15일 업계에 따르면 삼성전자는 최근 일본 PFN(Preferred Networks)의 2나노 공정 기반 AI 가속기 칩을 수주했다. 지난 2014년 설립된 PFN은 일본의 주요 AI 딥러닝 전문 개발업체다. 자체 개발한 딥러닝 프레임워크인 '체이너(Chainer)'를 기반으로 다양한 산업에 AI 솔루션을 공급하고 있다. 자동차 제조업체 도요타, 통신업체 NTT, 로봇 업체 화낙(Fanuc) 등 현지 여러 대기업으로부터 투자를 유치할 만큼 기술력이 뛰어나다는 평가를 받는다. 또한 PFN은 슈퍼컴퓨터용 AI 칩을 자체 개발해 왔다. PFN이 삼성전자에 생산을 맡긴 공정은 2나노로, 삼성전자·TSMC 등 주요 파운드리가 오는 2025년부터 양산화를 목표로 하고 있는 최선단 기술에 해당한다. 업계는 이번 삼성전자의 2나노 수주가 의미있다는 평가를 내리고 있다. 최선단 파운드리 분야의 고객사를 확보했다는 점도 긍정적이지만, 주요 경쟁사인 TSMC와의 경합에서 승기를 잡았기 때문이다. 그간 PFN은 자사의 AI칩인 'MN-코어' 시리즈 제조에 TSMC를 활용하다 2나노에서 삼성전자와 삼성전자의 DSP(디자인솔루션파트너)에 파운드리와 설계를 맡기기로 했다. PFN이 삼성전자를 채택한 주요 배경은 HBM 및 첨단 패키징 기술의 턴키(일괄)에 대한 장점 때문으로 알려진다. 반도체 업계 관계자는 "삼성전자가 이번 수주전에서 2나노 공정과 HBM3, 2.5D 패키징 등을 연계해 시너지 효과를 낼 수 있다는 점을 강조한 것으로 안다"며 "공격적인 마케팅으로 이뤄낸 성과"라고 밝혔다. 삼성전자는 메모리 및 파운드리 사업을 동시에 영위하는 기업이다. 덕분에 AI 칩 제작과 HBM 공급, 그리고 이들 칩을 하나로 집적하기 위한 2.5D 패키징 등을 모두 다룰 수 있다. HBM은 여러 개의 D램을 수직으로 적층해 데이터 처리 성능을 크게 끌어올린 메모리다. AI 산업의 필수 요소로 자리잡고 있으나, 고난이도의 첨단 패키징 기술을 요구하기 때문에 수요 과잉이 지속되고 있다. 2.5D 패키징은 넓은 기판 모양의 실리콘 인터포저로 반도체 다이(Die)를 연결하는 기술이다. HBM 및 고성능 AI 칩은 데이터를 주고받는 I/O(입출력 단자) 수가 너무 많기 때문에, 기존 2D 패키징이 아닌 2.5D 패키징을 활용해야 한다. 삼성전자의 경우 자체 개발 중인 2.5D 패키징에 '아이큐브'라는 브랜드를 붙이고 있다. 다만 삼성전자의 PFN 수주가 2나노 파운드리 공정 자체의 경쟁력 강화를 의미하지는 않는다는 지적도 제기된다. 파운드리 업계 관계자는 "PFN을 비롯한 팹리스 입장에서 아직 상용화도 되지 않은 삼성전자, TSMC의 각 2나노 공정 성능을 평가하기엔 변수가 너무 많다"며 "공정 상 이점보다는 HBM의 원활한 수급과 TSMC에 대한 의존도 탈피 등 공급망 측면에 방점을 뒀을 가능성이 높다"고 설명했다.

2024.02.15 14:46장경윤

삼성 vs TSMC, 새해 '2세대 3나노 공정' 진검승부...수율이 관건

삼성전자와 대만 TSMC가 연내에 2세대 3나노미터(mn) 공정 양산을 시작하며 경쟁에 돌입할 예정이다. 두 회사는 2022년 1세대 3나노 공정에 이어 약 2년 만에 차세대 공정에서 칩을 생산한다는 점에서 주목된다. 2세대 3나노 공정은 성능뿐 아니라 수율 향상 여부에 따라 대형 고객사 확보에 영향을 미칠 것으로 보인다. 삼성전자는 2022년 6월 세계 최초로 3나노(SF3E) 공정 양산을 시작한데 이어 올해 2세대 3나노(SF3) 공정 양산을 앞두고 있다. 앞서 삼성전자가 지난해 5월 일본 도쿄에서 개최된 글로벌 반도체 학회 'VLSI 심포지엄'에서 공개한 정보에 따르면 2세대 3나노 공정은 1세대(SF3E) 보다 향상된 게이트올어라운드(GAA) 공정을 적용했다. 그 결과 2세대 3나노 공정은 삼성전자의 이전 4나노 핀펫(FinFET) 공정 대비 성능이 22% 빨라지고, 전력 효율은 34% 향상됐으며, 로직 면적은 21% 더 작은 크기를 제공한다. 삼성전자는 2세대 3나노 공정에서 글로벌 서버향 업체를 고객사로 확보한 것으로 알려졌다. TSMC 또한 2022년 12월 3나노(N3) 공정 양산에 이어 올해 상반기 2세대 3나노(N3E) 공정을, 하반기에 고급 공정인 3나노(N3P)에서 칩 양산을 시작할 계획이다. TSMC에 따르면 1세대 3나노(N3) 공정이 5나노 공정(N5) 보다 성능이 10~15% 증가하고 전력소비가 25~30% 감소했다면, 2세대 3나노(N3E) 공정은 성능이 18% 증가하고 전력소비 32% 감소하며 업그레이드됐다. 또 N3P 공정은 N3E 보다 성능이 5% 향상, 전력소비가 5~10% 감소, 칩 밀도가 1.04배 증가했다. TSMC는 2세대 3나노 공정 고객사로 애플, 미디어텍, AMD, 엔비디아, 퀄컴 등을 확보한 것으로 알려져 있다. N3E 공정에서 생산되는 칩은 하반기에 출시되는 아이폰16용 모바일 프로세서(AP) 'A18 프로'가 대표적이다. 삼성 3나노부터 GAA 선제적 도입, TSMC 핀펫 유지…수율 확보 중요 3나노 공정은 삼성전자가 차세대 트랜지스터 구조인 GAA를 채택했고, TSMC는 기존 공정인 핀펫(FinFET) 구조를 유지하고 있다는 점에서 차이가 있다. GAA는 채널의 3개 면을 감싸는 기존 핀펫구조와 비교해, 게이트의 면적이 넓어지며 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도와 전력 효율을 높이는 차세대 기술로 꼽힌다. TSMC는 2나노 공정부터 GAA 구조를 적용할 계획이다. 삼성전자 파운드리 사업에 정통한 업계 관계자는 "삼성전자가 GAA를 일찍 도입한 결과 2세대 3나노 성능이 1세대 보다 안정화됐다"라며 "첨단 공정이 궁극적으로 GAA 구조로 가고 있는 만큼, 먼저 노하우를 쌓은 삼성전자가 유리할 수 있다"고 말했다. 이 관계자는 또 "삼성전자가 2세대 3나노 공정에서 수율을 높인다면, '반격'의 계기를 마련해 TSMC와 진검승부를 할 것"이라고 덧붙였다. TSMC도 2세대 3나노 공정에서 수율 확보가 절실한 상황이다. 그동안 TSMC는 수율이 70%를 넘어야 애플로부터 웨이퍼의 제값을 받아 왔는데, 1세대 3나노 공정 수율이 70%에 도달하지 못하자, 동작하는 칩(KGD·known good die)만 판매하기로 계약한 바 있다. TSMC 입장에서는 손해를 보더라도 애플과 같은 대형 고객사를 유지하는 것이 낫다고 판단했기 때문이라는 해석이다. 업계 관계자는 "작년에 TSMC가 3나노의 낮은 수율 때문에 투입된 웨이퍼 단위로 가격을 받지 않고, 양품의 칩만을 애플에 청구하는 방식으로 계약한 것은 이례적인 케이스"라며 "TSMC도 2세대 3나노 공정 수율을 높여 애플 외에 여러 고객사를 확보하는 것을 목표로 할 것이다"고 말했다. 한편, 삼성전자와 TSMC는 내년부터 2나노 공정 기반으로 칩 양산을 목표로 한다. 삼성전자는 오는 2025년 모바일 향 중심으로 2나노 공정(SF2)을 양산하고, 2026년 고성능 컴퓨팅(HPC)향 공정, 2027년 오토모티브향 공정으로 확대할 계획이다. 1.4나노 공정은 2027년 양산을 목표로 하고 있다. TSMC는 내년에 2나노 공정(N2), 2026년에는 업그레이드된 2나노 공정 N2P와 N2X를 각각 선보일 예정이다. 아울러 인텔도 가세해 올해 하반기에 인텔 20A(2나노급) 공정, 내년에 인텔 18A(1.8나노급) 공정으로 양산을 목표로 세웠다.

2024.01.03 13:09이나리

  Prev 1 2 Next  

지금 뜨는 기사

이시각 헤드라인

"AI 챗봇 '과잉 공감' 경계해야"…나르시시즘·망상 키울 수도

'보안 올림픽' 4연승 박세준 "K-보안, 글로벌로 가야"

공공 클라우드 전환 앞장서는 美정부…한국은 '제자리걸음'

李대통령 "국정운영 중심에 언제나 국민"

ZDNet Power Center

Connect with us

ZDNET Korea is operated by Money Today Group under license from Ziff Davis. Global family site >>    CNET.com | ZDNet.com
  • 회사소개
  • 광고문의
  • DB마케팅문의
  • 제휴문의
  • 개인정보취급방침
  • 이용약관
  • 청소년 보호정책
  • 회사명 : (주)메가뉴스
  • 제호 : 지디넷코리아
  • 등록번호 : 서울아00665
  • 등록연월일 : 2008년 9월 23일
  • 사업자 등록번호 : 220-8-44355
  • 주호 : 서울시 마포구 양화로111 지은빌딩 3층
  • 대표전화 : (02)330-0100
  • 발행인 : 김경묵
  • 편집인 : 김태진
  • 개인정보관리 책임자·청소년보호책입자 : 김익현
  • COPYRIGHT © ZDNETKOREA ALL RIGHTS RESERVED.