검색 - IT세상을 바꾸는 힘 지디넷코리아

ZDNet 검색 페이지

'2나노'통합검색 결과 입니다. (31건)

태그
기간
- 3개월
- 1년
- 1년 이전

재검색

아날로그비츠, TSMC 심포지엄서 N2P 공정 기반 차세대 전력관리 IP 공개

아날로그비츠가 TSMC의 최첨단 N2P(2나노) 공정 기술을 지원하는 신규 IP(설계자산) 제품군을 선보이며 인공지능(AI) 및 고성능 컴퓨팅(HPC) 시장 공략에 속도를 낸다. 아날로그비츠는 오는 22일(현지시간) 미국 산타클라라 컨벤션 센터에서 개최되는 'TSMC 2026 기술 심포지엄'에서 실시간 온칩 전력 감지 및 공급 기술을 시연한다고 15일 밝혔다. 이번에 공개되는 솔루션은 글리치 포착 및 전압 강하 감지 기능이 통합된 온다이(On-die) LDO, 핀리스 PVT 센서, 실시간 전력 관측 기능을 제공하는 저전력 PLL 등을 포함한다. 최근 멀티 킬로와트급 SoC를 사용하는 AI 및 HPC 시스템은 전력 밀도 심화와 발열, 성능 변동성 문제로 인해 디지털 설계만으로는 해결하기 어려운 기술적 한계에 직면해 있다. 아날로그비츠의 신규 IP는 TSMC N2P 공정 기반의 첨단 SoC에서 전력·성능·면적(PPA) 최적화와 지능형 온칩 전력 관리를 지원해 이러한 문제를 해소한다. 특히 최초 공개되는 원격 핀리스 PVT 센서는 ±3.5°C의 높은 정확도를 구현하며, 저전력 PLL은 MHz당 0.5마이크로와트 수준의 초저전력을 실현했다. 지능형 전력 및 에너지 관리를 위한 혼합신호 IP 분야의 글로벌 기업인 아날로그비츠는 국내 디자인하우스(DSP)인 세미파이브의 100% 자회사다. 0.35미크론부터 2nm(나노미터, 10억분의 1m) 공정에 이르기까지 수십억 개의 IP 코어를 양산한 실적을 보유하고 있다. 마헤시 티루파투르 아날로그비츠 CEO는 "통합 LDO와 감지 기능을 통해 전력 상태를 실시간으로 파악하고 즉각적인 조치가 가능해졌다"며 "안정적이고 깨끗한 형태의 전력 공급을 지원할 것"이라고 강조했다. 한편 아날로그비츠는 미국 심포지엄을 시작으로 대만, 유럽, 중국, 일본에서 개최되는 TSMC 기술 심포지엄에도 순차적으로 참여해 글로벌 고객과의 접점을 확대할 계획이다.

2026.04.16 15:48전화평 기자

어플라이드, 차세대 증착 기술 2종 공개…"고객사 2나노 공정서 채택"

어플라이드머티어리얼즈(AMAT)는 최첨단 로직 칩의 가장 미세한 구조를 형성하기 위한 두 가지 새로운 칩 제조 시스템을 발표했다고 14일 밝혔다. 원자 수준의 정밀도로 소재 증착을 제어하는 이 기술은 오늘날 칩 제조사가 글로벌 AI 인프라 구축 속도에 맞춰 더 빠르고 전력 효율적인 트랜지스터를 대규모로 제조할 수 있도록 지원한다. AI 컴퓨팅 수요 급증에 따라 반도체 산업은 프로세서 칩에 집적된 수천억 개 트랜지스터에서 높은 에너지 효율 성능을 끌어내기 위해 스케일링 한계에 도전하고 있다. 이 같은 과제에 대응해 전 세계 선도적인 로직 칩 제조사들은 2나노 이하 공정에서 새로운 GAA(게이트올어라운드) 트랜지스터를 도입하고 있다. GAA 전환은 동일 전력에서 훨씬 높은 성능을 구현하지만 성능 향상을 위한 공정 복잡도는 크게 증가한다. GAA 트랜지스터 내부의 복잡한 3D 구조를 형성하려면 500개 이상의 공정 단계가 필요하며, 이 중 상당수는 개별 원자 크기에 근접하는 허용 오차 내에서 소재를 정밀하고 반복 가능하게 제어·증착하는 새로운 방식을 요구한다. 이에 어플라이드는 '프로듀서 프리시전(Producer Precision)' 얕은 트렌치 절연(STI)의 무결성을 유지하는 선택적 질화막 플라즈마화학기상증착(PECVD) 시스템을 개발했다. 첨단 트랜지스터 아키텍처에서 STI는 인접 트랜지스터를 전기적으로 분리하는 데 사용된다. 이 기술은 트랜지스터 사이 표면에 트렌치를 식각한 후 실리콘 산화물과 같은 절연 유전체 소재로 채워 전하를 가두고 원치 않는 누설을 방지한다. 이런 좁은 절연 트렌치는 GAA 소자에서 가장 미세한 구조 중 하나로 대량 양산 과정에서 품질 유지가 매우 어렵다. 트렌치 형성 후 칩이 여러 추가 공정 단계를 거치면서 실리콘 산화물 절연 소재가 점진적으로 손상돼 전체 칩 성능에 부정적 영향을 미칠 수 있다. 어플라이드의 이번 PECVD 시스템은 업계 최초의 선택적 바텀업(bottom-up) 증착 공정으로 트렌치 내 필요한 위치에만 실리콘 질화막을 형성한다. 실리콘 산화물 위에 치밀한 실리콘 질화막층을 증착해 이후 공정 단계에서 STI 소재가 리세스(recess)되는 것을 방지한다. 이 공정은 하부막이나 구조에 손상을 주지 않도록 저온에서 수행된다. 선택적 질화막은 절연 트렌치의 원래 형상과 높이를 보존함으로써 일관된 전기적 특성을 유지하고 기생 커패시턴스를 감소시키며 누설을 낮추고 전체 소자 성능을 향상시킨다. 현재 선도적인 로직 칩 제조사들은 AMAT의 선택적 질화막 PECVD 시스템을 2나노 이하 GAA 공정 노드에서 채택하고 있다. 또한 어플라이드의 '엔듀라 트릴리움(Endura Trillium)' 원자층 증착(ALD) 시스템은 가장 복잡한 GAA 트랜지스터 게이트 스택에 금속을 정밀하게 증착하기 위해 설계된 IMS(통합 재료 솔루션)다. 이 시스템은 어플라이드가 첨단 트랜지스터 애플리케이션을 위해 메탈 ALD 기술 분야에서 구축해온 오랜 전문성을 기반으로 한다. 여러 금속 증착 단계를 단일 플랫폼에 통합함으로써 칩 제조사가 다양한 트랜지스터의 임계 전압을 유연하게 튜닝하도록 지원한다. 트릴리움은 반도체 산업 역사상 가장 성공적인 메탈 증착 시스템인 Endura(엔듀라) 플랫폼 기반으로 초고진공을 생성하고 유지한다. 진공 환경은 실리콘 나노시트 사이 극미세 공간에 여러 소재를 증착할 때 클린룸 대기 속 불순물로부터 웨이퍼를 보호하는 데 필수적이다. 옹스트롬 수준의 메탈 게이트 스택 두께 제어를 통해 첨단 GAA 트랜지스터가 요구하는 튜닝 유연성과 신뢰성을 제공하는 동시에 트랜지스터 성능과 전력 효율, 신뢰성을 향상시킨다. GAA 애플리케이션에 맞춰 고도로 최적화된 이 시스템은 더 얇은 일함수(work function) 금속과 GAA 구조의 제한된 공간에 대응하는 부피를 차지하지 않는 다이폴 소재를 구현하는 새로운 기능을 갖췄다. 선도적인 로직 칩 제조사들이 현재 2나노 이하 GAA 공정 노드에서 채택하고 있다.

2026.04.14 09:02장경윤 기자

삼성 파운드리, 2나노 발열·면적 효율 동시에 잡았다

삼성전자 파운드리(반도체 위탁생산)가 2nm(나노미터, 10억분의 1m) 등 최선단 극미세 공정의 최대 난제인 발열과 면적 효율을 동시에 해결할 새로운 온도 센서 설계자산(IP)을 내놓으며 초격차 경쟁력 확보에 나섰다. 6일 ISSCC 2026 발표 자료에 따르면 삼성전자는 기존 칩 하단(FEoL)에 위치했던 온도 센서를 상단 배선층(BEoL)으로 끌어올리는 기술을 개발했다. 이를 통해 칩 내부 공간 낭비를 줄일 수 있을 것으로 관측된다. 한계 부딪힌 미세공정, '상단 배치(BEoL)'로 공간 확보 반도체 공정이 미세화될수록 칩 내부의 열밀도는 급격히 상승한다. 열이 제대로 제어되지 않으면 누설전류가 기하급수적으로 늘어나 전력 효율을 심각하게 훼손하게 된다. 그동안 팹리스(반도체 설계 전문)들은 온도를 감시하기 위해 칩 하단부인 FEoL(Front-End-of-Line) 영역에 온도 센서를 심어왔다. 하지만 이 방식은 칩의 두뇌 역할을 하는 트랜지스터 등 실제 연산 소자가 들어가야 할 공간을 센서가 차지해버린다는 치명적인 단점이 있었다. 한 IP 업계 관계자는 "미세 공정으로 갈수록 열밀도와 누설 전류 증가 폭이 커지기 때문에 온도 센서의 정확도와 배치가 칩 전체의 성능을 좌우한다"며 "기존처럼 FEoL 영역을 사용하면 연산 소자 배치를 위한 황금 같은 영역이 낭비될 수밖에 없다"고 설명했다. 업계는 이를 해결하기 위해 칩 상단의 금속 배선층(BEoL)에 위치하는 '메탈 저항'을 온도 센서로 활용하는 방안을 꾸준히 연구해 왔다. 문제는 정확도였다. 통상적으로 상단 배선층을 이용하면 하단 센서보다 온도 감지 정확도가 떨어졌고, 정확도를 높이려다 보면 데이터 변환 시간이 느려지는 반비례 관계에 부딪혔기 때문이다. 삼성전자의 이번 2나노 온도 센서 IP는 바로 이 난제를 극복했다. 상단 배선층(BEoL)을 사용해 하단 코어 면적을 전혀 차지하지 않으면서도, 정확도를 대폭 끌어올리고 변환 시간을 획기적으로 단축한 것이다. 촘촘한 '멀티 포인트 센싱'으로 칩 내부 열 지도 작성 업계에서는 이번 기술이 공정 미세화에 따른 단순한 개선을 넘어, 차세대 칩 설계의 핵심 대안이 될 것으로 평가하고 있다. 센서가 코어 면적을 차지하지 않기 때문에 칩 내부에 수십, 수백 개의 센서를 부담 없이 촘촘히 박아 넣을 수 있기 때문이다. 반도체 업계 관계자는 "메탈 저항을 활용한 상단 배치 온도 센서는 공간 효율성과 미세 공정에서의 안정성 덕분에 차세대 반도체 설계에서 매우 유망한 기술로 평가받는다"며 "특히 칩 내부 곳곳의 온도를 파악해 실시간 '열 지도'를 그리는 멀티 포인트 센싱에 최적화된 방식"이라고 설명했다. 열이 집중되는 핫스팟을 사각지대 없이 실시간으로 감지해 내면, 발열로 인한 강제 성능 저하(스로틀링)를 극도로 정밀하게 방어할 수 있다는 분석이다. 전력 효율 발목 잡던 '엑시노스'의 구원투수 될까 파운드리 시장의 최대 관심사는 이 기술의 실제 적용 여부다. 현재 2나노 PDK(공정 설계 키트)에 어느 정도 수준까지 통합되었는지는 구체적으로 확인되지 않았다. 다만, 업계에서는 삼성전자가 자체 모바일 AP(애플리케이션 프로세서)인 엑시노스 등 고성능 칩에 이 기술을 적극적으로 도입 검토할 것으로 내다보고 있다. 최근 엑시노스는 성능 개선에도 불구하고 미세 공정에서의 누설전류 제어와 전력 효율 최적화에서 난항을 겪어왔다. 상단 배치 온도 센서는 이러한 고질적인 문제를 해결할 실마리가 될 수 있기 때문이다. IP 업계 관계자는 "동일한 SoC(시스템 온 칩)을 제작할 때 상단 메탈 저항 방식을 쓰면, 기존 센서가 차지하던 하단 면적을 모두 실제 연산 소자나 메모리로 채울 수 있다"며 "결과적으로 똑같은 성능의 칩을 더 작게 만들거나, 똑같은 크기의 칩에 더 많은 기능을 넣을 수 있는 강력한 설계 이점을 제공한다"고 말했다.

2026.04.06 10:50전화평 기자

퀄리타스반도체, 2나노 공정 IP 美 AI칩 고객사에 공급

초고속 인터페이스 IP(설계자산) 기업 퀄리타스반도체가 미국 엣지 AI SoC(시스템 온 칩) 업체와 차세대 공정 기반 MIPI C/D-PHY IP 라이선스 공급 계약을 체결했다고 1일 밝혔다. 계약 규모는 약 13억원이다. 이번 계약은 퀄리타스반도체의 MIPI C/D-PHY IP가 2nm(나노미터, 10억분의 1m) 공정을 포함한 차세대 공정 환경에서의 동작 안정성과 성능을 인정받은 결과다. 특히 고객사는 미국 엣지 AI SoC 전문 업체라는 점에서, 퀄리타스반도체의 기술력이 글로벌 수준에서 통용되고 있음을 보여주는 사례로 평가된다. MIPI C/D-PHY는 스마트폰, 자율주행, 로봇, 보안 카메라 등 고해상도 이미지 데이터를 처리하는 엣지 AI 기기에 필수적인 카메라와 디스플레이 인터페이스 표준 규격이다. 저전력 설계와 고속 데이터 전송 성능을 동시에 요구하는 고사양 규격이다. 김두호 퀄리타스반도체 대표는 "이번 계약은 당사 MIPI PHY IP 기술이 2나노 공정에서도 그 경쟁력을 입증한 결과"라며 "북미 엣지 AI 시장은 자율주행, 로봇, 스마트 비전 등 다양한 응용 분야를 중심으로 빠르게 확대되고 있는 만큼, 이번 레퍼런스를 발판으로 글로벌 시장 확장에 적극 나서겠다"고 말했다. 한편, 퀄리타스반도체는 최근 실리콘밸리에 현지 법인을 설립하며 북미 시장 공략에 박차를 가하고 있다.

2026.04.01 17:25전화평 기자

삼성, 차차세대 엑시노스 '뱅가드' 연내 설계 목표…2나노 고도화 지속

삼성전자가 차차세대 모바일 어플리케이션프로세서(AP)인 '엑시노스 2800(코드명 뱅가드)'의 설계를 연내 완료한다. 이전 세대와 마찬가지로 2나노 공정을 채택해 개발 및 수율 안정성을 담보할 수 있을 것으로 기대된다. 26일 업계에 따르면 삼성전자는 연내 테이프아웃(Tape-out; 설계 완료)을 목표로 차차세대 모바일 AP인 엑시노스 2800을 개발 중이다. 엑시노스 2800의 코드명은 '뱅가드(Vanguard)'다. 삼성전자 내부에서는 엑시노스의 코드명을 세대에 따라 알파벳 순으로, 또한 전 세계에 존재하는 산맥의 이름으로 붙인다. 예컨대 엑시노스 2500부터 2700까지의 코드명은 솔로몬(Solomon)-테티스(Thetis)-율리시스(Ulysses) 순이다. 현재 삼성전자 시스템LSI 사업부는 올해 연말 설계완료를 목표로 엑시노스 2800을 개발하고 있다. 테이프아웃은 칩 설계를 완료하고 도면을 제조(파운드리) 공정에 넘기는 과정을 뜻한다. 이후 샘플 제작 및 테스트를 거쳐야만 실제 칩 제작이 가능하다. 엑시노스 2800은 삼성전자의 최첨단 공정인 2나노미터(nm)로 양산된다. 그 중에서도 2세대 2나노(SF2P) 공정의 개선 버전인 'SF2P+'가 적용된 것으로 알려졌다. 당초 삼성전자는 2027년부터 1.4나노 공정(SF1.4) 양산에 나설 예정이었다. 그러나 급진적인 공정 개발보다는 수율 안정화 및 최적화에 초점을 맞추기로 하면서, 1.4나노 공정 양산 일정을 2년가량 미뤘다. 대신 올해 양산을 앞둔 SF2P의 개선 버전인 SF2P+을 추가하기로 했다. 우선 SF2P는 1세대 2나노(SF2) 대비 성능이 12% 향상됐다. 동시에 소비전력은 25%, 면적은 8% 줄었다. SF2P+는 여기에 광학 기술 최적화로 반도체 회로의 크기를 일정 비율로 축소하는 옵틱 슈링크(Optic Shrink) 기술을 적용한다. 전체적으로 칩 면적을 줄여 성능 및 전력효율성 향상에 유리할 것으로 관측된다. 2나노 공정 채택 지속에 따른 이점도 있다. 이전 세대와 동일하게 2나노를 기반으로 설계하기 때문에, 시스템LSI 사업부 입장에서는 설계 난이도를 낮출 수 있다. 파운드리 측면에서의 수율 안정화에도 유리하다. 실제로 삼성전자가 올해 양산을 목표로 한 엑시노스 2700(율리시스)도 설계가 비교적 순조롭게 진행됐던 것으로 전해진다. 반도체 업계 관계자는 "이전만큼 모바일 AP에서 매년 공정 미세화를 진행하는 것이 현실적으로 불가능하다는 게 삼성전자 시스템LSI 내부의 중론"이라며 "대안으로 DTCO(설계 기술 공동 최적화)에 주목하고 있다"고 설명했다. DTCO는 반도체 설계와 제조 공정 기술 간의 최적화를 뜻한다. 기술적 성숙도가 낮아 수율 향상에 불리한 최선단 공정에서 더 중요한 의미를 가진다.

2026.03.26 10:36장경윤 기자

에러없는 백만 큐비트 상온 양자컴 제안 …"삼성 2나노 공정으로 가능"

에러없이 백만 큐비트 구현이 가능한 양자 컴퓨터 아키텍처가 처음 공개됐다. 삼성 2나노 공정으로 구현 가능하다는 주장도 나왔다. 김현탁 미국 윌리엄앤메리대학 연구교수는 지난 18일(현지시간) 콜로라도 컨벤션센터에서 열리고 있는 2026 미국물리학회에서 '금속 산화막 반도체 장효과 트랜지스터(MOSFET) 기반 실용적인 1백만큐비트 양자 컴퓨터'를 발표했다. 김현탁 연구교수는 "이번에 발표한 모스펫 큐비트는 지금까지 저온 고진공 에러를 가지는 큐비트와는 달리 상온 상압에서 에러가 없는 모스펫 기반의 양자컴퓨터 아키텍처"라고 소개했다. 이날 발표장에는 150명 정도의 전세계 양자 전문가가 참관했다. 발표 후 세션 의장 등 전문가들도 관심을 갖고 질문을 이어 갔으며, 세션 뒤에는 "나이스 톡"(좋은 발표)이라는 평가도 받았다고 김 연구교수는 언급했다. 모스펫 큐비트는 게이트에 에너지를 가하지 않고(0V) 로우상태(Low state)와 하이상태(High state)가 공존하는 중첩을 구현하는 것이 핵심이다. 모스펫에 전류가 흐르지 않기 때문에 매우 안정적이어서 에러가 일어나지 않는다는 것. 디지털 시스템에서는 0V(전기적으로 로우 상태)인 파동상태와 5V(전기적으로 하이 상태)인 입자상태가 독립적으로 존재하지만, 모스펫 큐비트를 만들면 양자컴퓨터의 병렬 아키텍처가 가능하다는 것. 중첩 또한 거시세계에서 인위적으로 만들 수 있다는 것이다. 포스펫 큐비트로 양자 컴퓨터를 만들 경우 현재 과학기술계 골칫거리인 에러 교정이 필요 없게 된다. 사실 이 같은 에러 때문에 논리 큐비트 하나를 만드는데 약 1,000개의 물리 큐비트가 필요하다. 만약 100개의 논리 큐비트를 만든다면 10만 개의 물리 큐비트가 있어야 한다. 김현탁 연구교수는 "모스펫으로 이 문제를 해결했다. 특히, 모스펫 큐비트는 상온 상압에서 동작하기 때문에 상제리어 같은 큰 시스템이 불필요하다"고 말했다. 모스펫 큐비트는 중첩 붕괴가 없으며 에러가 없기 때문에 인버터, C-Not, 토폴리, 스왑 등 모든 게이트 제작이 가능하다고 김 연구교수는 부연 설명했다. 김 연구교수는 "나노 급 반도체 공정으로 큐비트를 만들수 있다. 이는 양자 칩 QPU를 반도체 공정으로 만들 수 있다는 의미"라며 "예를 들면 삼성 2나노 공정으로 양자컴퓨터의 두뇌인 QPU 칩을 만든다면 우리나라가 이 분야 리딩 국가가 될 것"이라고 설명했다. 다양한 확장도 강조했다. 김 연구교수는 "3차원 이상의 텐서곱과 같은 복잡한 계산이나 비대칭형 공개키 암호화 알고리즘(RSA) 기반의 큰 수의 소인수 분해를 쉽게 할 수 있다. 양자내성암호(PQC)를 위한 새로운 암호체계나 신약 개발, 딥런닝 및 머신런닝 인공지능, 최적화 등에도 사용할 수 있다. 휴머노이드 로봇에도 양자 칩이 사용될 것으로 보인다"고 강조했다. 김현탁 연구교수는 한국전자통신연구원(ETRI)서 금속-절연체 전이(MIT) 현상을 세계 최초로 실험적으로 규명했다. 2024년엔 상온초전도 연구결과를 미국물리학회에 발표했다. 현재 미국 윌리엄앤메리대학 연구교수로 재직 중이다.

2026.03.20 19:15박희범 기자

인도, 수년 내 2나노 반도체 도전…첨단 제조 전환 선언

인도가 수년 내 첨단 반도체 생산에 나선다는 계획을 밝혔다. 블룸버그는 인도가 28nm(나노미터, 10억분의 1m) 공정에서 2나노 공정으로의 전환을 추진하고 있다고 현지시간 14일 보도했다. 아슈위니 바이슈나우 인도 연방 기술부 장관은 이날 타임스그룹 글로벌 비즈니스 서밋에서 "28나노 칩 생산에서 2나노로 전환하는 것이 목표"라며 "서두르지 않고 단계적으로 추진하겠다"고 말했다. 뉴델리는 조만간 새로운 반도체 제조 육성 정책을 발표할 예정이다. 새 정책에는 추가 자금 지원이 포함되며, 특히 반도체 설계 분야에 초점을 맞춘다. 최소 50개 이상의 인도 딥테크 기업이 참여할 것으로 예상된다. 올해 안에 인도 내 3개 반도체 공장이 상업 생산을 시작할 예정이다. 이는 인도가 본격적인 제조 기반을 구축하는 첫 단계로 평가된다. 현재 인도의 반도체 산업은 초기 단계다. 정부는 100억달러 규모의 펀드를 조성해 반도체 육성 프로그램을 지원해 왔다. 이를 통해 조립·패키징·테스트 중심의 여러 프로젝트가 진행되고 있다. 글로벌 기업도 인도 진출에 나섰다. 마이크론은 나렌드라 모디 총리의 고향인 구자라트주에 공장을 설립했다. 타타그룹 역시 국내에서 실리콘 웨이퍼를 생산할 10개 제조업체 가운데 하나로 참여하고 있다. 인도 정부는 설계 중심의 기존 생태계를 넘어 첨단 공정 제조 역량까지 확보해 기술 산업 전반을 확장한다는 전략이다. 2나노 공정 도전이 현실화될 경우, 인도는 글로벌 반도체 공급망에서 새로운 변수로 부상할 가능성이 있다.

2026.02.16 11:55전화평 기자

삼성전자 "파운드리 2나노 하반기 양산 순항"…미·중 고객 수주 확대

삼성전자가 2nm(나노미터, 10억분의 1m) 공정을 중심으로 한 선단 파운드리(반도체 위탁생산) 기술 개발과 고객 수주가 순조롭게 진행되고 있다고 밝혔다. 테슬라 수주 이후 미국과 중국 대형 고객사들과의 협업 논의도 확대되고 있으며, 인공지능(AI) 응용처를 중심으로 수주 과제가 빠르게 늘고 있다는 설명이다. 삼성전자는 29일 2025년 4분기 실적 발표 콘퍼런스콜에서 "2나노 공정은 하반기 양산을 목표로 수율과 성능 목표를 달성하며 순항 중"이라며 "고객사들과 BPA(Benchmark Performance Assessment) 평가 및 협업을 병행하고 있고, 양산 전 기술 검증도 계획대로 진행되고 있다"고 전했다. 삼성전자는 모바일과 고성능컴퓨팅(HPC) 고객을 대상으로 제품 및 사업화 협업을 확대하고 있다. 특히 테슬라 수주 이후 미국과 중국의 대형 고객들과 AI 응용처 중심의 과제를 논의 중이며, 2나노 관련 수주 과제는 전년 대비 30% 이상 증가할 것으로 기대하고 있다. 차세대 공정인 1.4나노는 2029년 양산을 목표로 주요 마일스톤을 차질 없이 수행 중이다. 삼성전자는 이를 통해 고객사의 조기 설계 착수와 선단 공정 생태계 선점을 추진한다는 전략이다. 로직·파운드리·메모리·패키징을 아우르는 '턴키(Turnkey)'를 시스템반도체 경쟁력 강화의 핵심으로 제시했다. 턴키는 반도체 설계부터 파운드리, 메모리, 패키징까지 전 공정을 통합 제공하는 서비스다. 이를 통해 삼성전자는 올해 두 자리수 이상 매출 성과를 목표로 한다. 삼성전자는 보도자료를 통해 "파운드리는 첨단 공정 중심으로 두 자리 이상 매출 성장과 손익 개선을 추진할 방침"이라며 "하반기에는 2나노 2세대(SF2P) 공정이 적용된 신제품을 양산하고, 4나노의 성능 및 전력을 최적화해 기술 경쟁력을 지속 강화할 계획"이라고 설명했다.

2026.01.29 13:51전화평 기자

삼성전자, '맞춤형 HBM' 두뇌에 2나노 첫 적용…성능 우위 총력

삼성전자가 고객사 맞춤형(커스텀) HBM 시대에 대응하기 위한 또 한번의 기술 혁신에 나선다. HBM의 '두뇌' 역할을 담당하는 로직(베이스) 다이에 최첨단 파운드리인 2나노미터(nm) 공정을 적용할 계획인 것으로 파악됐다. 앞서 삼성전자는 올해 상용화를 앞둔 HBM4(6세대 HBM)용 로직 다이에 경쟁사 대비 고도화된 4나노 공정을 적용한 바 있다. 차세대 제품에서도 초미세 공정을 통한 성능 우위를 지속하려는 전략으로 풀이된다. 21일 업계에 따르면 삼성전자는 커스텀 HBM용 로직 다이를 최대 2나노 공정으로 설계하고 있다. HBM은 여러 개의 D램을 수직으로 적층해 연결한 코어 다이와, 코어 다이 아래에서 컨트롤러 기능을 담당하는 로직 다이로 구성돼 있다. 로직 다이는 HBM과 GPU 등 시스템반도체 PHY(물리계층)으로 연결해 데이터를 고속으로 주고받을 수 있게 만든다. HBM 공정이 고도화될수록 로직 다이에 적용되는 기술 역시 빠르게 발전해 왔다. 일례로, 올해 정식 양산을 앞둔 HBM4부터는 로직 다이가 기존 D램 공정이 아닌 파운드리 공정을 통해 제조된다. 파운드리 공정이 D램 공정 대비 성능 및 전력 효율성 강화에 유리하기 때문이다. 삼성전자의 경우 HBM4용 로직 다이에 4나노 공정을 적용했다. 칩 개발 및 양산은 DS사업부 내 시스템LSI, 파운드리가 각각 담당했다. 대만 TSMC의 12나노 공정을 채택한 SK하이닉스 대비 성능적인 면에서 우위를 차지하기 위한 전략이었다. 더 나아가 삼성전자는 커스텀 HBM용 로직 다이를 기존 4나노에서 최대 2나노 공정으로 설계하고 있는 것으로 파악됐다. 커스텀 HBM은 고객사가 원하는 기능을 로직 다이에 맞춤형으로 탑재하는 개념이다. 2나노는 현재 상용화된 파운드리 공정 중 가장 최첨단에 해당한다. 앞서 삼성전자는 지난해 4분기 SF2(1세대 2나노) 공정 기반의 자체 모바일 AP(애플리케이션프로세서) '엑시노스 2600'을 양산하면서 본격적으로 2나노 공정에 발을 들인 바 있다. 반도체 업계 관계자는 "삼성전자가 시스템LSI사업부 내에 지난해 신설된 커스텀SoC(시스템온칩)팀 주도로 커스텀 HBM용 로직다이를 설계 중"이라며 "다양한 고객사 수요 대응을 위해 4나노에서 2나노까지 포트폴리오를 구성하고 있다"고 말했다. 삼성전자는 최첨단 로직 다이를 무기로 엔비디아·AMD·브로드컴·AWS(아마존웹서비스)·오픈AI 등 글로벌 빅테크를 맞춤형으로 적극 공략할 계획이다. 특히 2나노 로직 다이를 적용한 커스텀 HBM은 초고성능 AI 가속기 분야에서 수요가 높을 것으로 예상된다. 커스텀 HBM이 활발히 적용되는 시점은 HBM4E(7세대 HBM)부터로 전망된다. HBM4E는 내년 출시될 가능성이 유력하다. 이에 맞춰 삼성전자는 로직 다이 공정 고도화는 물론 최첨단 패키징 기술인 하이브리드 본딩 적용 등을 추진하고 있다.

2026.01.21 13:38장경윤 기자

"삼성 2나노 공정으로 3년내 QPU 상용화....양자노트북 곧 볼 것"

"삼성전자 2나노 공정으로 3년내 금속-산화막-반도체 전계효과 트랜지스터(MOSFET) 기반 실용적인 양자컴퓨터용 프로세서(QPU) 제작이 가능하다." 한국전자통신연구원(ETRI) 출신인 김현탁 미국 윌리엄 앤 메리(W&M) 대학 연구교수가 내년 3월 18일 미국 덴버 코로라도 컨벤션센터에서 개최하는 미국물리학회 학술대회에서 이 같은 내용을 공개한다. 미국물리학회는 지난 주말 김현탁 연구교수의 '수백만 큐비트를 갖춘 실용적인 MOSFET 기반 양자컴퓨터'라는 제목의 연구논문 초록을 공개했다. 이 기술이 과학기술계서 검증되면 3~5년내에 양자 노트북이나 양자 스마트폰이 현실화될 수 있을 것으로 전망됐다. 김 교수는 "상온상압에서 에러없이 양자 알고리즘을 구동할 수 있는 MOSFET 큐비트 기반의 양자컴퓨터(QC)용 퀀텀 프로세서(QPU) 아키텍처를 내년 3월 세계 처음 공개할 예정"이라며 "이 아키텍처는 쇼어(Shor)의 소인수 분해 양자 알고리즘으로 N=15 문제를 풀어 가능성을 입증했다"고 말했다. MOSFET은 트랜지스터의 일종으로 스마트폰을 포함한 모든 종류의 컴퓨터에 이 방식이 쓰인다. 양자컴퓨터는 양자역학의 원리이자 특성인 중첩과 얽힘 현상을 이용해 복잡한 계산을 고전 컴퓨터보다 빠르게 수행할 수 있다. 실제 구글은 '105큐비트 윌로우 QPU로 슈퍼컴퓨터가 3.2년 걸릴 계산을 단 2시간만에 해결 했다고 발표했다. 양자컴퓨터는 또 암호해독, 인공지능, 신약개발, 금융과 같은 곳에서 제기된 최적화 문제뿐만 아니라 인공지능(AI) 기반 휴머노이드 로봇에도 적용할 수 있다. 하지만 이를 제대로 구현하기 위해선 해결해야 할 문제가 적지 않다. 초전도 방식은 초극저온에서 동작한다. 큐비트가 늘수록 배선 병목이 일어나기 쉽다. 오류정정도 풀어야 할 숙제다. 이온트랩 방식은 스케일링 확대가 어렵고, 중성원자는 오류정정 문제, 다이아몬드 NV 방식은 스핀 제어와 집적에서 병목현상이 일어난다. "MOSFET 큐비트는 에너지를 가하지 않아 중첩 붕괴도, 에러도 없어" 김현탁 연구교수는 "에너지를 가하지 않고도 중첩 가능한 MOSFET 기반 큐비트를 구현한 것"이라며 "MOSFET 큐비트는 에너지를 가하지 않았기 때문에 중첩의 붕괴가 없으며 에러가 없어 매우 신뢰도가 높다"고 설명했다. 김 교수는 "MOSFET 큐비트는 얽힘뿐만 아니라 여러 중요한 게이트인 인버터나 C-Not, 토폴리(Toffoli),스왑(Swap) 등도 가능하다"며 "필요한 모든 게이트를 만들 수 있다"고 부연 설명했다. 인버터는 0과 1 뒤집기, CNOT는 조건부 뒤집기, 토폴리는 두 조건이 참이면 뒤집기, 스왑은 두 큐비트 상태 자리 바꾸기다. 이는 양자컴퓨터 구성 플랫폼을 모두 갖춘 것을 의미한다. 김현탁 연구교수는 또 QPU의 가장 큰 특징 가운데 하나는 현재의 반도체 공정으로 100만 큐비트 이상도 실용화 수준으로 구현할 수 있다고 주장했다. 김 교수는 "삼성 2 나노 반도체 공정기술과 접목 가능하다. 1년 설계, 2년 제조 및 시험 기간을 합해 3년이면 QPU를 만들 수 있다. QPU가 만들어지면 양자 컴퓨터 구현은 어렵지 않다"며 "멀지않아 양자 노트북과 양자 스마트폰과 양자 휴머노이드 로봇 시대를 열 수 있다"고 강조했다. "상용화되면 소인수분해 이용하는 RSA 암호도 해독 가능해질 것" 이외에 김 연구교수는 양자컴퓨터가 상용화되면 현재 사용중인 큰 수의 소인수분해를 이용하는 RSA 암호(리베스트-샤미르-애들먼)도 해독 가능해진다고 덧붙였다. 김현탁 연구교수는 "인간이 손으로 계산할 수 있는 모든 계산은 컴퓨터도 할 수 있다"는 학계 격언을 비유로 들며 "이에 대한 대안으로 과학기술계가 수학기반 양자내성암호(PQC)를 개발 중이지만, 가까운 미래 암호 체계는 '수학 및 물리 기반'이 돼야 한다"고 주장했다. 한편 김현탁 교수는 한국전자통신연구원에서 금속-절연체 전이(MIT) 연구 프로젝트를 20년 수행하며, 물리학 미해결 난제인 모트 금속-절연체 전이 현상을 세계최초 실험적으로 규명했다. 2024년엔 상온초전도 연구 결과를 미국물리학회에 발표, 세계적으로 주목받았다. 지난 지난 2008년 ETRI MIT 연구팀을 주도하던 김 연구교수는 금속성분과 절연성분이 공존하는 중첩상태에서의 모트 금속-부도체 전이 현상(MIT)을 세계 최초로 밝혀냈다. 또 MIT 진동을 최초로 측정하고 그 진동이 약 30분정도 지속하는 '모트큐비트'를 만들어 2021년 미국물리학회에 발표하기도 했다. 그러나 당시 중첩이 감쇠돼 사라지는 현상 때문에 상용화로 이어지지는 못했다.

2025.12.23 10:08박희범 기자

삼성 파운드리 "2나노 공정 본격화...적자 폭 대폭 축소"

삼성전자가 2nm(나노미터, 10억분의 1m) 공정을 앞세워 파운드리(반도체 위탁생산) 실적 반등에 성공했다. AI·HPC 수요 급증으로 선단 공정 수주가 늘면서 3분기 파운드리 매출이 역대 최대를 기록했고, 상반기 이어지던 적자 폭도 눈에 띄게 줄었다. 삼성전자는 4분기 2나노 1세대 양산에 돌입하며 내년 테일러 팹 가동으로 성장세를 이어갈 계획이다. 삼성전자는 30일 3분기 실적 발표 컨퍼런스콜에서 “3분기에는 지난 분기 발생한 일회성 비용이 감소하고, 선단 공정 가동률이 개선되며 원가 절감 효과가 더해져 적자 폭이 대폭 축소됐다”고 밝혔다. 회사 측은 “2나노 공정을 중심으로 역대 최대 수준의 수주 실적을 달성했고, 주요 고객사의 HPC(고성능 컴퓨팅)·AI 수요가 확대되면서 매출이 전분기 수준을 유지했다”고 설명했다. 오는 4분기에는 2나노 공정이 본격적으로 양산에 돌입한다. 삼성전자는 “4분기에는 2나노 1세대 공정을 적용한 신제품의 본격 양산이 시작된다”며 “미국과 중국 주요 거래선의 HPC·오토(자동차용) 수요 확대에 따라 매출 증가와 함께 가동률·원가 효율 개선이 이어질 것”이라고 말했다. 또 “AI와 HPC 수요가 여전히 견조한 만큼 첨단 공정 비중을 지속 확대해 안정적인 성장을 추진하겠다”고 덧붙였다. 미국 테일러 팹 2026년 가동…내년 AI·HPC 수요 확대 이어져 삼성전자는 미국 텍사스 테일러 지역에 건설 중인 신규 팹을 내년 2026년부터 본격 가동할 계획이다. 회사는 “미국 내 다양한 고객들에게 첨단 반도체를 공급하기 위한 테일러 팹의 건설 마무리 및 설비 투자를 진행 중”이라며 “2나노 2세대, 17나노 CIS 등 신공정 양산 준비도 병행하고 있다”고 밝혔다. 또 “2026년에는 고객 확보와 연계한 탄력적 설비 투자 집행 기조를 유지하면서 캐팩스(CAPEX) 규모를 2024년 수준으로 확대할 것”이라고 설명했다. 삼성전자는 내년에도 AI·HPC 응용처 중심의 수요 확대가 이어질 것으로 내다봤다. 회사는 “모바일 시장은 정체될 수 있으나 AI와 HPC 수요가 꾸준히 증가해 2·3나노 공정이 성장을 주도할 것”이라며 “기술 경쟁력 강화를 위한 차별화된 공정 개발에 집중하겠다”고 밝혔다. 또 “미국 정부의 관세 정책 등으로 글로벌 공급망 불확실성이 상존하지만, 선단 공정 중심의 안정적 매출 성장 기조를 이어가겠다”고 강조했다.

2025.10.30 13:35전화평 기자

호실적 거둔 삼성전자, 내년 전망도 '맑음'…"HBM4·2나노 적극 대응"

삼성전자가 AI 산업의 성장세로 올 3분기 견조한 실적을 거뒀다. 내년 역시 고부가 제품의 판매를 확대할 예정으로, 특히 반도체 부문에서 신규 공정의 상용화가 본격화될 전망이다. 메모리의 경우 1c(6세대 10나노급) D램 생산능력을 확대해 HBM4(6세대 고대역폭메모리) 수요에 적극 대응할 계획이다. 파운드리는 최첨단 공정인 2나노미터(nm) 양산을 담당할 미국 테일러 신규 팹을 가동할 예정이다. 삼성전자는 올 3분기 연결 기준으로 매출 86조1천억원, 영업이익 12조2천억원을 기록했다고 30일 밝혔다. 전사 매출은 전분기 대비 15%, 전년동기 대비 8.8% 증가하며 역대 최대 분기 매출을 기록했다. 영업이익도 전분기 대비 160.18%, 전년동기 대비 32.48% 증가했다. DS 및 DX 사업 모두 호조세…분기 최대 매출 달성 DS부문은 HBM3E와 서버 SSD 판매 확대로 분기 최대 메모리 매출을 달성하며 전분기 대비 매출이 19% 증가했다. 특히 HBM3E는 전 고객 대상으로 양산 판매 중이고, HBM4도 샘플을 요청한 모든 고객사에게 출하했다. 영업이익은 제품 가격 상승과 전분기 발생했던 재고 관련 일회성 비용이 감소하면서 큰 폭으로 개선됐다. 시스템LSI의 경우 시장 전반의 재고 조정과 계절적 수요 둔화로 실적이 정체됐으나, 파운드리는 첨단공정 중심으로 분기 최대 수주 실적을 달성했다. 동시에 일회성 비용 감소로 라인 가동률이 개선되면서 전분기 대비 실적이 큰 폭으로 개선됐다. DX부문도 폴더블 신모델 출시 효과와 견조한 플래그십 스마트폰 판매 등으로 전분기 대비 매출이 11% 성장했다. MX(Mobile eXperience) 부문은 갤럭시 Z 폴드7 판매 호조로 전분기 및 전년 동기 대비 매출과 영업이익이 모두 성장했다. 또 플래그십 제품의 매출 비중 확대와 태블릿·웨어러블 신제품 판매 증가로 견조한 두 자릿수 수익성을 유지했다. VD(Visual Display)는 ▲Neo QLED ▲OLED ▲대형 TV 등 프리미엄 제품 판매가 견조했으나, TV 시장 수요 정체와 경쟁 심화로 전분기 대비 실적이 감소했다. 하만은 소비자 오디오 제품 판매 호조와 전장 부문의 매출 확대로 전분기 대비 매출이 증가했다. 디스플레이는 중소형의 경우 플래그십 스마트폰의 견조한 수요와 신제품 출시 대응으로 판매가 확대되며 실적이 개선됐다. 대형은 QD-OLED 게이밍 모니터 수요 확대로 전분기 대비 판매량이 증가했다. 4분기도 AI 훈풍에 매출 성장세 전망 4분기는 AI 산업의 급속한 성장으로 인해 DS, DX부문 모두 새로운 시장 기회가 열릴 것으로 예상된다. 메모리의 경우 D램은 AI 및 서버 수요에 적극 대응할 계획으로 HBM3E와 고용량 서버 DDR5 제품 중심으로 판매를 확대할 계획이다. 낸드도 고용량, 고성능 SSD 판매 확대에 주력할 방침이다. 시스템LSI는 프리미엄용 SoC와 이미지센서 판매 확대를 추진할 계획이다. 파운드리는 2나노 양산을 본격화하고 가동률 향상 및 원가 개선을 통해 실적 개선을 이어갈 예정이다. MX는 연말 성수기 프로모션을 통해 갤럭시 S25 시리즈와 폴더블 등 AI스마트폰 판매를 지속 확대할 계획이다. 태블릿, 웨어러블 제품도 신규 프리미엄 제품 중심으로 판매를 강화할 계획이다. VD는 프리미엄 및 대형 TV 중심으로 성수기 수요를 선점해 매출을 확대할 계획이다. 또한 생활가전은 AI 가전 등 프리미엄 제품 중심으로 판매를 늘려 전년 대비 매출 성장을 추진할 예정이다. 하만은 성수기 오디오 판매 확대와 브랜드 포트폴리오 강화로 전년 동기 대비 매출 성장을 추진할 계획이다. 중소형은 스마트폰 신제품 수요가 지속되는 가운데 다른 응용 제품으로 판매를 확대하고, 대형은 QD-OLED 모니터 신규 라인업 출시로 판매 확대를 추진할 계획이다. 내년 1c D램 생산능력 확대로 HBM4 수요 적극 대응 내년 2026년은 AI 투자 확대로 반도체 경기 호조가 지속될 것으로 예상된다. 특히, HBM4 수요 또한 증가할 것으로 전망돼 1c 생산능력 확대를 통해 적극 대응할 예정이다. 메모리의 경우 D램은 HBM 판매를 지속 확대하고 차별화된 성능 기반의 HBM4 양산에 집중할 방침이다. 또한 AI용 DDR5, LPDDR5x, GDDR7 등 고부가 가치 제품 판매 비중을 확대할 계획이다. 낸드는 첨단공정 기반의 서버 SSD와 고용량 QLC(쿼드러플레벨셀) 등 고부가가치 제품 판매를 강화할 예정이다. 시스템LSI는 엑시노스 경쟁력 강화를 통해 주요 고객사 플래그십 모델 탑재를 추진하고, 이미지센서는 2억 화소 등 차별화된 기술 기반으로 점유율 확대를 추진할 계획이다. 파운드리는 2나노 신제품과 HBM4 베이스다이(Base-die) 양산에 집중하며 미국 테일러 팹(Fab)을 2026년부터 본격 가동할 예정이다. MX는 AI 리더십 강화를 통해 플래그십 제품 중심으로 판매를 확대하고 원가 효율화도 지속 추진할 계획이다. 새롭게 출시한 갤럭시 XR 등 혁신 제품과 차세대 AI 경험을 제공하여 갤럭시 생태계를 강화하고 매출 성장을 이어갈 방침이다. VD는 마이크로 RGB 등 혁신 제품으로 프리미엄 리더십을 강화하고 중저가 제품 판매 확대를 통해 매출 성장을 추진할 계획이다. 생활가전은 AI 기능 강화와 라인업 확대를 통해 매출 성장을 이어가고, HVAC(냉난방공조) 등 고부가 중심의 사업구조 개선을 추진할 예정이다. 하만은 거래선 다변화를 통해 전장 사업 성장을 추진하고, 인수한 브랜드를 활용해 오디오 시장 리더십을 강화할 계획이다. 중소형은 8.6세대 IT OLED 신규 라인에서 경쟁력 있는 제품을 생산해 IT에서 OLED 대세화를 가속화하고, AI 디바이스에 대응하는 차별화 기술과 폴더블 제품 완성도 향상으로 기술 격차를 확대할 방침이다. 대형의 경우 TV는 프리미엄 리더십을 유지하고, 모니터는 제품 라인업 확대와 고객 다변화를 통해 시장에서 QD-OLED 입지를 강화할 예정이다.

2025.10.30 09:49장경윤 기자

'2나노 A20칩' 원가 급등…아이폰18, 가격 크게 오를까

차세대 A20 칩 생산 비용 상승으로 인해 내년 출시될 아이폰18 시리즈의 가격이 인상될 가능성이 제기됐다. 아이폰18 시리즈에 탑재될 예정인 A20 칩은 TSMC의 최첨단 2나노 공정으로 생산된다. 대만 매체 중국 시보는 최근 보도를 통해 TSMC가 해당 공정 개발에 막대한 투자를 단행했기 때문에, 기존과 달리 가격 할인이나 협상이 쉽지 않을 것이라고 전했다. 보도에 따르면 TSMC는 막대한 설비 투자와 초기 수율 문제를 이유로, 이전 세대 대비 최소 50% 이상 높은 가격을 책정한 것으로 알려졌다. 이에 따라 A20 칩 가격 상승이 아이폰18 라인업의 가격 인상으로 이어질 수 있다는 관측이 나온다. IT 매체 나인투파이브맥은 올가을 출시된 아이폰17 표준 모델의 가격(799달러)이 동결됐고 수요도 높았지만, 애플이 수요 증가와 A20 칩 가격 상승에 대응해 내년 아이폰 18 기본 모델 가격을 인상할 가능성이 있다고 분석했다. 다만, 새 아이폰 출시까지 약 1년이 남은 상태기 때문에 애플은 아이폰18 세부 사양을 확정하지 않았을 가능성이 크다. A20 칩 비용 부담이 커질 경우, 애플이 당초에 계획했던 일부 기능 업그레이드를 보류하는 방향으로 방향을 수정할 가능성도 있다고 덧붙였다. 한편, 중국 IT 팁스터 MPCE(Mobile Phone Chip Expert)는 23일(현지시간) 내년 출시되는 아이폰18에 탑재될 2나노 기반 A20칩에는 두 가지 버전이 있으며, 아이폰18 일반 모델에는 A20 칩이, 폴더블 아이폰에는 A20 프로 칩이 탑재될 것이라고 전망했다.

2025.10.24 08:52이정현 미디어연구소

TSMC, 美서 2나노 생산 앞당긴다…AI 수요 대응 본격화

세계 파운드리(반도체 위탁생산) 1위 TSMC가 미국 내 2nm(나노미터, 10억분의 1m) 이하 공정 반도체 생산 계획을 당초 예상보다 앞당기는 방안을 추진하고 있다. AI(인공지능) 중심의 반도체 수요 폭증이 생산을 서두르는 주된 배경으로 분석된다. 닛케이아시아는 TSMC는 현재 애리조나주(州)에 구축 중인 반도체 생산 단지를 중심으로, 2나노 공정 이하를 다룰 수 있는 팹과 고도화된 패키징 시설을 포함한 대형 반도체 클러스터를 조성할 계획이라고 16일 보도했다. 기존에는 2028년 이후로 예상되던 2나노 공정의 미국 생산이 AI 중심의 시장 강세로 인해 앞당겨질 가능성이 높아졌다는 것이다. 웨이저자 TSMC CEO는 “미국 내 반도체 투자와 생산 일정을 유연하게 조정하고 있다”며 “미국 팹은 스마트폰을 비롯한 AI·HPC(고성능 컴퓨팅) 수요를 충족하는 핵심 축이 될 것”이라고 강조했다. 다만 미국 내 팹 건설은 허가 절차와 규제 문제 등으로 인해 대만 내 시설보다 구축 기간이 더 길다는 점이 변수로 작용할 수 있다. 실제로 TSMC는 이러한 제약을 감안해 미국 내 일정 조정 여지를 열어두고 있는 것으로 전해진다. 한편 TSMC는 미국 내 팹을 통해 첨단 공정 칩의 약 30%를 생산하겠다는 중장기 목표를 세우고 있다. 이를 위해 1천650억달러(약 234조원) 규모 이상의 투자를 단행할 계획이며, 현지 반도체 생태계와의 협업을 강화해 경쟁력 확보에 나설 전망이다.

2025.10.17 10:26전화평 기자

TSMC, 내년 매출 역대 최대 전망…'2나노 효과' 본격화

세계 최대 파운드리(반도체 위탁생산) 기업 대만 TSMC의 내년 매출이 3조 대만달러(약 140조원)를 넘길 것이라는 관측이 나왔다. 초미세공정인 2nm(나노미터, 10억분의 1m) 칩 생산 확대로 인한 성과다. 이코노믹데일리뉴스, 연합보 등 대만언론은 TSMC가 주요 고객사들과 내년도 2나노 생산 물량을 대부분 선계약했다고 13일 보도했다. 매체들은 소식통을 인용해 “애플·엔비디아·AMD·미디어텍 등 글로벌 대형 고객사들이 2025년 생산량 전부를 예약한 상태로, 내년 중반부터 2나노 생산라인이 풀가동된다”고 전했다. 또 첨단 패키징 수요 확대로 패키징 주문도 포화상태라고 설명했다. 다른 소식통은 북부 신주과학단지의 바오산 지역 20 팹(fab·반도체 생산공장)과 가오슝 난쯔 과학단지의 22 팹에서 2나노 제품의 시험생산과 검증 단계에 돌입했다고 말했다. 그는 현재 본격적인 양산을 앞둔 최첨단 2나노 반도체 수율(완성품 중 양품 비율)이 70%에 도달해 이르면 연말부터 본격적인 양산에 돌입할 것이라며 내년 중반부터 해당 제품 생산량이 확대될 것이라고 설명했다. 나노는 반도체 회로 선폭을 의미하는 단위로, 선폭이 좁을수록 소비전력이 줄고 처리 속도가 빨라진다. 대만 언론은 TSMC가 내년도 자본지출을 역대 최고 수준으로 늘린다면 연 매출 20% 이상 고속 성장을 유지해 내년도 매출이 3조 대만달러를 넘어 역대 최대치를 경신할 것으로 내다봤다.

2025.10.13 15:43전화평 기자

가온칩스, 삼성 파운드리 2나노 기반 AI칩 만든다

국내 디자인하우스 가온칩스는 삼성전자 파운드리 2nm(나노미터, 10억분의 1) 공정 기반 AI 반도체 설계 과제를 수주했다고 2일 밝혔다. 이번 프로젝트를 통해 온디바이스 AI반도체 기업 딥엑스의 차세대 칩 'DX-M2'를 개발한다. 딥엑스는 이번 삼성 2나노 계약으로 초저전력 생성형 AI 온디바이스 추론을 위한 차세대 제품 'DX-M2'의 본격 반도체 제작에 착수하게 돼 삼성 파운드리 2나노 공정의 국내 상용 고객이 된다. 시제품 제작을 위한 MPW(멀티 프로젝트 웨이퍼)는 2026년 상반기 팹인 예정으로, 양산은 2027년으로 예상된다. 이번 프로젝트는 2나노 시스템 반도체 생태계 조기 구축에 중요한 견인차 역할이 될 것으로 기대된다. 앞서 가온칩스는 지난 7월부터 양산 중인 딥엑스 1세대 제품 'DX-M1' 양산에 참여한 바 있다. 이 칩은 삼성 5나노 공정을 기반으로 하며, 온디바이스 AI 엣지 디바이스 시장에서 큰 주목을 받고 있다. 초소형 IoT 기기부터 고성능 로봇까지 다양한 환경에서 최소 전력으로도 강력한 AI 연산이 가능해 2025년 1월 미국 EE Times의 '2024 올해의 제품상'과 CES 2024 혁신상 3관왕 수상 등 글로벌 시장에서도 기술 경쟁력을 인정받았다. 가온칩스는 'DX-M1' 칩의 디자인 솔루션 파트너로서 성공적인 개발과 양산 성과를 달성한 바 있으며, 이번 'DX-M2' 프로젝트 역시 이러한 기술적 신뢰를 바탕으로 한 협력의 확장으로 평가된다. 김녹원 딥엑스 대표는 “생성형 AI와 멀티모달 AI을 위한 2세대 NPU 설계 초안이 마무리 되고 있어, 2세대 제품 'DX-M2'의 본격 제작에 착수하게 되어 매우 뜻 깊다”며 “2나노 공정 기술을 시도하는 만큼, 2나노 공정의 가진 잠재력을 최대한 끌어내서 5와트의 전력 소모로 100B 상당의 생성형 AI가 온디바이스에서 구동되는 혁신을 완성하겠다”고 밝혔다. 정규동 가온칩스 대표는 “이번 2나노 신규 프로젝트는 최첨단 공정과 차세대 설계 기술이 요구되는 중요한 이정표로, 당사의 기술력을 신뢰하고 협력을 결정해주신 딥엑스에 깊이 감사드린다”며 “딥엑스의 혁신적인 AI 아키텍처가 최적의 성능과 전력 효율을 구현할 수 있도록 설계 최적화에 전력을 다하겠다”고 전했다.

2025.09.02 16:00전화평 기자

TSMC, 2나노 기술 유출 의혹 직원 해고

전 세계 파운드리(반도체 위탁생산) 1위 대만 TSMC가 내부 모니터링을 통해 2nm(나노미터, 10억분의 1m)급 다음세대 공정 기술 영업비밀 유출 정황을 포착하고 관련 직원들을 즉시 해고했다. 10일 닛케이아시아 등 외신을 종합하면 수사기관인 타이완 고등검찰청 지적재산권부는 국가안보법을 적용, 해당 직원들을 체포하고 주거지 및 관련 장소에 대한 전격 압수수색을 단행했다. 이번 사건은 2022년 개정된 국가안보법이 경제 스파이 행위를 수사한 첫 사례로 꼽힌다. 특히, 일본의 반도체 장비업체 도쿄일렉트론도 이번 사건과 관련된 직원 1명을 대만 법인에서 해고한 것으로 전해졌다. 수사 과정에서 도쿄일렉트론의 대만 사무실도 압수수색을 받은 것으로 파악되고 있다. 또한 일부 유출자로 지목된 직원들이 일본 신생 파운드리 라피더스에 수백 장의 공정 통합 기술 사진을 전달한 정황도 포착됐다. 다만, 라피더스 측이 해당 행위를 사전에 지시했는지는 아직 확인되지 않았다. TSMC는 “영업비밀 보호에 대한 무관용 원칙을 적용하며, 향후 내부 감시관리 체계를 더욱 강화할 계획”이라고 강조했다.

2025.08.10 06:27전화평 기자

머스크 "삼성 美 2나노 공정서 테슬라 자율주행 AI6 칩 양산"

삼성전자가 28일 공시를 통해 밝힌 22조7648억원 규모 위탁생산 계약 당사자가 미국 테슬라로 드러났다. 일론 머스크 테슬라 CEO(최고경영자)는 이날 자신의 X(옛 트위터)를 통해 “삼성의 거대한 텍사스 신규 팹(Fab)이 테슬라 차세대 AI6 칩 생산에 전념할 예정”이라고 밝혔다. 그러면서 “이것의 전략적 중요성은 아무리 강조해도 지나치지 않다”고 덧붙였다. 머스크에 따르면 삼성 파운드리(반도체 위탁생산)는 현재 테슬라 AI4를 만들고 있다. 최근 디자인을 마친 AI5의 경우 TSMC 3나노 공정으로 대만 공장에서 첫 양산한 이후, 애리조나에서 제조를 이어간다. 그는 “삼성은 테슬라가 제조 효율성을 극대화하는 데 도움을 주기로 했다”며 “직접 현장을 방문해 진행 속도를 높일 예정이다. 공장이 내 집에서 멀지 않은 편리한 곳에 위치해 있다”고 전했다. 테슬라 AI6 칩셋은 6세대 완전자율주행차(FSD)용 칩셋으로 2나노 공정을 채택한 것으로 알려졌다. 오는 2027~2028년 중 출시가 전망된다. 아울러 해당 칩은 TSMC에서 양산하는 전세대 칩인 AI5와 비교해 더 높은 성능을 목표로 한다. AI6의 목표 성능은 5천~6천TOPS(초당 1조회 연산)로 알려졌다. 이는 AI5의 목표 성능인 2천500TOPS의 2배 수준이다. 한편 삼성전자는 이날 오전 글로벌 대형 기업과 22조7648억원 규모 반도체 위탁생산 공급 계약을 체결했다고 공시한 바 있다. 이는 지난해 총 매출의 7.6%에 달하는 규모다. 계약기간은 2033년 12월31일까지다.

2025.07.28 14:54전화평 기자

테슬라 잡은 삼성전자, 美 '2나노 생산기지' 구축 앞당겨

삼성전자가 미국 테일러시에 건설 중인 신규 파운드리 팹의 양산라인 구축 속도를 앞당긴다. 당초 내년 초 투자가 예정됐으나, 최근 이를 올 연말에 집행하기 위한 준비에 나선 것으로 파악됐다. 그동안 삼성전자는 글로벌 빅테크 고객확보 난항으로 미국 내 설비투자 계획을 지속 미뤄왔다. 그러나 오늘(28일) 테슬라가 삼성전자와 22조원 규모의 최첨단 자율주행 칩 제조 의뢰를 공식화하면서, 삼성 파운드리도 반등을 위한 초석을 마련하게 됐다는 평가가 나온다. 28일 업계에 따르면 삼성전자는 미국 테일러 파운드리 팹에 대한 양산설비 투자를 연내 집행할 계획이다. 테일러 팹 양산라인 투자, 올 연말로 앞당겨…대응 분주 삼성전자 테일러 파운드리 팹은 지난 2021년 투자가 결정된 신규 공장이다. 반도체 업계 최첨단 공정인 2나노미터(nm)를 주력으로 양산할 계획이다. 다만 2나노 고객사가 확보되지 않은 상황에서 선제적 투자를 진행할 경우 막대한 손실이 발생할 수 있어, 본격적인 양산라인 구축 시기가 지속 연기돼 왔다. 분위기가 바뀐 것은 올해 중반부터다. 삼성전자는 올 2분기부터 테일러 팹의 클린룸 마감 공사를 재개했다. 클린룸은 제조 라인 내 오염도·습도 등을 조절하는 인프라 시설로, 클린룸이 구축된 뒤에야 각종 부대 설비 및 제조설비를 도입할 수 있다. 당초 클린룸 구축 마감 시점은 올 연말로 예정돼 있었다. 때문에 업계는 삼성전자가 이르면 내년 1~2월부터 곧바로 양산라인을 구축하기 위한 투자를 집행할 것으로 전망해 왔다. 그러나 최근 삼성전자는 계획을 또 다시 변경해, 테일러 팹의 설비투자를 최대한 앞당기기로 한 것으로 파악됐다. 클린룸 마감 시점을 4분기 초로 앞당기고, 곧바로 연말께 설비투자를 진행하는 방안을 구상 중이다. 이 경우 이르면 내년 하반기부터 양산 대응이 가능해질 것으로 전망된다. 사안에 정통한 관계자는 "삼성전자가 당초 수립했던 계획보다 테일러 파운드리 팹 투자를 앞당기기 위해 분주히 움직이고 있다"며 "관련 협력사들도 미국 내 설비 반입을 위한 인증을 사전에 받아야 하기 때문에, 이미 대응을 시작한 것으로 안다"고 밝혔다. 초도 양산인 만큼 확정된 투자 규모는 월 1만장 이하로 아직 적은 수준이다. 다만 내년 고객사 수주 상황에 따라 투자가 확대될 가능성도 남아있다. 테슬라 2나노 'AI6' 칩 23조원 사업 수주 확보…파운드리 반등 기대감 삼성전자가 이처럼 테일러 파운드리 팹 투자를 서두르는 이유는 초미세 공정에서 글로벅 빅테크 고객사 확보에 유리한 입지를 점하기 위해서다. 빅테크 기업들이 대거 위치한 미국은 현재 자국 내 공급망 강화를 위한 각종 정책을 시행하고 있다. 이에 미국 기업들은 자사 반도체를 미국에서 생산하는 것을 선호하는 추세다. 실제로 일론 머스크 테슬라 CEO는 이날(28일) X(구 트위터)에 "삼성전자의 신규 팹은 차세대 'AI6' 칩 생산에 전념할 예정"이라며 "삼성전자는 테슬라가 제조 효율 극대화를 지원할 수 있도록 허용했고, 제가 직접 현장을 방문해 진행 속도를 가속화할 것"이라고 밝혔다. 이는 삼성전자가 같은 날 올린 반도체 위탁생산 공급계약 체결 공시에 대한 설명이다. 삼성전자는 이날 "글로벌 대형기업과 이달부터 2033년 말까지 22조7천600억원 규모의 공급계약을 체결했다"고 밝혔다. 일론 머스크 CEO는 이에 대해 "규모는 더 커질 수 있다(Likely much more than that)"고 언급하기도 했다. AI6는 테슬라의 차세대 FSD(Full Self-Driving), 로봇, 데이터센터 등에 활용될 수 있는 반도체로, 2나노 공정을 채택한 것으로 알려졌다. 이전 세대인 AI5는 TSMC의 3나노 공정을 사용한다. 현재 테슬라는 FSD 외에도 '도조(Dojo)' 등 슈퍼컴퓨팅용 칩을 개발하고 있어, 삼성전자와의 협력을 확대할 가능성도 점쳐진다.

2025.07.28 14:07장경윤 기자

삼성 파운드리 반등 '신호탄'...2나노 대형 고객사 확보

삼성전자가 28일 오전 23조원(22조7천647억6천416만원) 규모의 2nm(나노미터, 10억분의 1m) 공정의 대량 반도체위탁 생산물량 수주 소식을 알리면서 파운드리 사업부문 반등의 신호탄을 쏘아올렸다. 이번 물량의 계약 기간은 2025년 7월 24일부터 2033년 12월 31일까지로, 총 8년 5개월의 장기계약에 해당한다. 계약 상대는 경영상 비밀유지를 이유로 명시하지 않았다. 다만 업계에서는 계약 규모를 통해 글로벌 대형 기업에 해당할 것으로 예상하고 있다. 공정은 AI, HPC(고성능컴퓨팅) 등에 활용되는 최첨단 공정인 2나노를 채택한 것으로 알려졌다. 2나노는 올 하반기 본격적으로 상용화되는 공정으로, 기술적 난이도가 높아 소수의 파운드리 기업만이 양산 가능하다. 초미세공정서 고객사 유치…IP 확장 기회 최근 삼성전자 파운드리는 주요 경쟁사인 TSMC와의 격차가 확대되는 추세였다. 첨단 공정의 저조한 수율, IP(설계자산) 등 관련 생태계 확보 미흡 등이 주요 약점으로 꼽혔다. 시장조사업체 트렌드포스에 따르면 삼성전자의 올 1분기 파운드리 시장 점유율은 7.7%로 전분기 8.1% 대비 0.4%p 하락했다. 같은 기간 주요 경쟁사인 대만 TSMC는 67.1%에서 67.6%로 0.5%p 증가한 것으로 나타났다. 이번 수주로 삼성전자 파운드리는 반등의 기회를 마련할 수 있게 됐다. 당초 삼성전자 파운드리의 약점은 레퍼런스로 꼽혔다. 대형 고객사로부터 기술 검증이 되지 않아 찾는 고객이 적었던 것이다. 디자인하우스 관계자는 “삼성전자 파운드리의 공정 자체 기술력은 TSMC랑 견줄만 하다는 이야기들이 많은데 IP(설계자산), 패키징 기술 등이 검증되지 않았기 때문에 고객들이 불안해서 많이 못쓰고 있었다”고 설명했다. 삼성 파운드리를 중심으로 하는 생태계 전반이 확장될 것이라는 의견도 제언된다. 시스템 반도체 생태계는 파운드리(제조)를 축으로 IP, 디자인하우스, 후공정 등 다양한 협력사로 이뤄졌다. 대형 고객사의 등장이 반도체 업계 전반을 활성화시킬 수 있는 셈이다. 익명을 요청한 반도체 업계 관계자는 “글로벌 기업이 고객사로 들어오면서 생태계 자체가 갖춰지게 될 것"이라며 "특히 IP가 의미가 있다. 칩 난이도가 높은 글로벌 빅테크 기업들은 최신 기술의 IP가 많이 들어가는데 이번 수주로 인해서 2나노 공정이 준비가 되는 것이기 때문에, 다음에 2나노를 쓸 고객에게 굉장히 큰 도움이 된다”고 말했다. 고객사 '올인' 전략…주요 경영진 글로벌 행보도 기대 삼성전자는 최근 고객사 확보에 '올인'하는 방향으로 전략을 선회했다. 당초 오는 2027년 양산을 목표로 한 차세대 공정인 1.4나노 개발을 2~3년 뒤로 미루고, 대신 2나노미터 이하의 기존 공정을 고도화하기로 한 것이 대표적인 사례다. 반도체 업계 관계자는 "삼성전자 파운드리가 최근 협력사들에게 실질적으로 기존 공정을 안정화하는 데 초점을 두겠다고 얘기하고 있다"며 "특히 삼성전자가 내년 양산을 준비 중인 2세대 2나노(SF2P)의 성능 및 수율에 강한 자신감을 보이고 있다"고 설명했다. 삼성전자 반도체 사업을 이끄는 주요 경영진의 행보도 기대 요소다. 앞서 이재용 삼성전자 회장은 지난 17일 제일모직·삼성물산 합병 과정에서 발생한 부당합병·회계부정 혐의 상고심에서 최종 무죄를 판결 받은 바 있다. 10년 가까이 지속된 '사법 리스크'가 해소된 것으로, 향후 이 회장의 글로벌 경영 행보가 가속화될 전망이다. 실제로 이 회장은 지난 2월 샘 올트먼 오픈AI CEO, 손정의 소프트뱅크 회장과 3자 회동을 열고 AI 분야에 대한 협력을 논의했다. 바로 다음달에는 10년만에 중국을 방문해 시진핑 국가주석과 만났으며, 글로벌 기업 CEO 30여명과 함께 자리했다. 이달에는 미국 선밸리 컨퍼런스에 참석해, 복수의 글로벌 빅테크 기업 인사와도 만난 것으로 전해진다. 전영현 삼성전자 부회장도 올해 수 차례 미국 출장길에 오르는 등, 고객사와의 소통 강화에 매진하고 있다. 이곳에서 전 부회장은 엔비디아를 비롯한 주요 빅테크들을 순차적으로 만나 메모리·파운드리 등 다양한 논의를 거친 것으로 알려졌다.

2025.07.28 11:42전화평 기자

Prev 1 2 Next