• ZDNet USA
  • ZDNet China
  • ZDNet Japan
  • English
  • 지디넷 웨비나
뉴스
  • 최신뉴스
  • 방송/통신
  • 컴퓨팅
  • 홈&모바일
  • 인터넷
  • 반도체/디스플레이
  • 카테크
  • 헬스케어
  • 게임
  • 중기&스타트업
  • 유통
  • 금융
  • 과학
  • 디지털경제
  • 취업/HR/교육
  • 생활/문화
  • 인사•부음
  • 글로벌뉴스
2026전망
스테이블코인
배터리
IT'sight
칼럼•연재
포토•영상

ZDNet 검색 페이지

'패키징'통합검색 결과 입니다. (290건)

  • 태그
    • 제목
    • 제목 + 내용
    • 작성자
    • 태그
  • 기간
    • 3개월
    • 1년
    • 1년 이전

ACM리서치, FOPLP 패키징용 신형 도금장비 출시

ACM리서치는 팬아웃-패널레벨패키징(FOPLP)용 신형 '울트라(Ultra) ECP ap‐p' 패널 전기화학 도금 장비를 출시했다고 27일 밝혔다. 이 장비는 ACM 리서치가 자체적으로 개발한 수평식 도금 방식을 적용해 전체 패널에 걸쳐 우수한 균일성과 정밀도를 확보했다. 데이비드 왕 ACM 사장 겸 CEO는 "FOPLP는 높은 대역폭과 높은 밀도의 칩 간 상호연결을 제공할 수 있어 발전 잠재력이 더 크다"며 "Ultra ECP ap-p 장비는 패널 레벨 애플리케이션용 수평식 도금 방식을 채택한 최초의 장비 중 하나"라고 설명했다. 그는 이어 "이번 장비는 ACM이 전통적인 첨단 패키징의 웨이퍼 레벨 도금 및 구리 공정에서 축적해 온 풍부한 기술을 활용하고 있다"며 "GPU와 고밀도 고대역폭메모리(HBM)에도 적용될 수 있을 것이라 믿는다”고 덧붙였다. ACM 리서치의 Ultra ECP ap‐p 장비는 515mm x 510mm의 패널을 가공할 수 있으며, 옵션으로 600mm x 600mm 버전도 제공된다. 이 장비는 유기 재료와 유리 재료를 겸용할 수 있으며 실리콘 관통 전극(TSV) 충전, 구리 기둥, 니켈(Ni), 주석-은(SnAg) 도금, 솔더 범핑에 대한 지원 능력도 포함한다. 또한 새로운 장비는 구리, 니켈, 주석-은과 금 도금을 필요로 하는 고밀도 팬아웃(HDFO) 제품에 사용할 수 있다. Ultra ECP ap‐p 장비는 ACM 리서치가 자체적으로 개발한 기술을 적용하여 전체 패널의 전기장을 정확하게 제어할 수 있다. 이 기술은 다양한 제조 공정에 적용되어 전체 패널의 일치한 진공 세정 효과를 확보하고 나아가 패널 내부와 패널 사이의 우수한 균일성을 확보한다. 또한 Ultra ECP ap‐p 장비는 수평(평면) 진공 세정 방식을 적용해 패널 전송 과정에 발생하는 홈통간 오염을 통제하고 다른 진공 세정액 간의 교차 오염을 효과적으로 감소할 수 있어 서브미크론 RDL(redistribution layer)과 마이크로 컬럼을 갖춘 대형 패널의 이상적인 선택이 될 수 있다. 이외에도 해당 장비는 탁월한 자동화와 로봇팔 기술까지 적용해 전체 공정 과정에서 패널이 고효율적이고 고품질적으로 전송될 수 있게 했다. 자동화 프로세스는 전통적 웨이퍼 처리 과정과 유사하지만, 더 크고 더 무거운 패널을 처리하기 위해 패널 턴 유닛을 별도로 추가했다. 이를 통해 정확하게 위치를 정하고 패널을 전이시켜 하향 도금 등을 편리하게 지원하며, 처리 정확성과 고효율성을 확보했다.

2024.08.27 10:13장경윤

"HBM용 하이브리드 본딩은 아직 미완성"…기술적 난제는

"차세대 HBM에 하이브리드 본딩을 적용하면 여러 이점이 있으나, 이 기술은 아직 완성되지 않아 시간이 더 필요하다. 현재로선 CMP와 파티클이라는 두 가지 문제가 가장 큰 허들로 작용하고 있다." 문기일 SK하이닉스 부사장은 지난 26일 한양대학교 'SSA(Smart Semiconductor Academy)'에서 HBM용 하이브리드 본딩 기술에 대해 이같이 말했다. 이날 '어드밴드스 패키징 기술과 미래 전망'을 주제로 발표를 진행한 문 부사장은 "AI 산업 발전에 따라 메모리 패키징 기술도 제품의 성능과 용량을 극대화하는 방식으로 발전해 왔다"며 "HBM도 현재 범프를 쓰고 있으나 결국 하이브리드 본딩으로 나아가기는 할 것"이라고 설명했다. HBM은 여러 개의 D램을 수직으로 적층한 뒤, TSV(실리콘관통전극)으로 연결한 차세대 메모리다. 각각의 D램은 수십 마이크로미터(㎛) 수준의 작은 마이크로 범프를 통해 전기적으로 연결된다. 이 때 층마다 형성되는 범프의 수는 20만개에 달한다. 다만 기존 본딩 기술은 HBM 분야에서 점차 한계에 직면하고 있다. HBM의 D램 적층 수가 8단, 12단, 16단 순으로 점차 많아지는 반면, HBM 패키지의 두께는 크게 늘어나고 있지 않기 때문이다. 내년 양산될 HBM4의 두께가 775마이크로미터로 이전 세대(720마이크로미터) 대비 늘어날 예정이기는 하나, 임시 방편의 성격이 강하다. 때문에 업계는 칩과 웨이퍼의 구리 배선을 직접 붙이는 하이브리드 본딩을 대안 기술로 개발해 왔다. 해당 기술은 범프를 쓰지 않기 때문에, HBM의 패키지 두께를 크게 줄일 수 있다는 이점이 있다. TSV의 간격을 줄일 수 있어 칩 사이즈 축소에도 유리하다. 당초 업계는 HBM4에 하이브리드 본딩 기술이 적용될 것이라고 예상해 왔다. 그러나 HBM4 패키지 두께 완화, 하이브리드 본딩 기술의 미성숙 등으로 여전히 기존 본딩 기술이 채택될 가능성이 높은 상황이다. 문 부사장은 "칩과 칩을 직접 붙이기 위해서는 표면이 굉장히 평평해야 하기 때문에 CMP(화학·기계적 연마) 공정을 거친다"며 "일반 제조 환경에서 요구하는 CMP의 평탄함 정도가 수십 나노미터(nm)인 데 반해, 하이브리드 본딩에서는 수 나노의 미세한 수준을 요구한다"고 설명했다. 그는 이어 "표면이 무작정 평탄해서도 안되고, 어떤 경우에는 디싱(오목하게 들어간 부분)을 고의적으로 수 나노 수준으로 형성하기도 한다"며 "웨이퍼 공정 이후의 패키징 공정에서 발생하는 파티클(미세오염)도 큰 문제"라고 덧붙였다. 패키징은 웨이퍼 상의 칩을 개별 다이(Die)로 분리하는 다이싱(Dicing) 공정을 거친다. 이 때 표면이 갈려나가면서 작은 파티클이 형성되는데, 이는 반도체 수율을 떨어뜨리는 악영향을 미친다. 문 부사장은 "기계적인 다이싱 공정에서는 기존 패키징 단에서는 상상도 할 수 없는 파티클이 발생하게 된다"며 "미세한 파티클을 계측하고, 이를 제거할 수 있는 기술이 필요해 공정적으로 수율 확보가 어려운 상황"이라고 밝혔다.

2024.08.27 09:00장경윤

SK하이닉스, 10월 HBM4 '테이프아웃'…엔비디아 공략 고삐

SK하이닉스의 HBM4(6세대 HBM) 상용화 계획이 가시권에 접어들었다. 핵심 고객사인 엔비디아향 HBM4 설계가 마무리 단계에 접어들어, 4분기 초에 설계 도면을 제조 공정에 넘기는 '테이프아웃'을 진행할 것으로 파악됐다. 26일 업계에 따르면 SK하이닉스는 오는 10월 엔비디아향 HBM4에 대한 '테이프아웃'을 완료할 계획이다. HBM은 여러 개의 D램을 수직으로 적층한 차세대 메모리다. 현재 5세대 제품인 HBM3E까지 상용화된 상태로, 다음 세대인 HBM4는 내년 하반기부터 양산이 시작될 것으로 전망된다. HBM4는 데이터 전송 통로인 I/O(입출력 단자) 수를 이전 세대 대비 2배 많은 2048개 집적한 것이 특징이다. D램 적층 수는 제품 개발 순서에 따라 12단·16단으로 나뉜다. 엔비디아의 경우 2026년 출시 예정인 차세대 고성능 GPU '루빈(Rubin)' 시리즈에 12단 적층 HBM4를 채용할 것으로 관측된다. 이에 SK하이닉스는 엔비디아향 HBM4를 공급하기 위한 개발팀을 꾸리고 설계를 진행해 왔다. 최근에는 설계가 마무리 단계에 접어들어, 오는 10월 테이프아웃 일정을 확정했다. 테이프아웃이란 연구소 수준에서 진행되던 반도체 설계를 완료하고, 도면을 제조 공정에 보내는 것을 뜻한다. 실제 제조 환경에서 양산용 개발이 이뤄지기 때문에, 칩 상용화를 위한 핵심 과정으로 꼽힌다. 사안에 정통한 관계자는 "SK하이닉스는 주요 고객사인 엔비디아와 AMD를 위한 HBM4 개발팀을 각각 꾸려 제품을 개발해 왔다"며 "엔비디아향 HBM4 테이프아웃은 10월에 진행될 예정이며, AMD향 테이프아웃은 연말이 목표"라고 설명했다. 한편 SK하이닉스는 HBM4의 코어다이로 1b D램(10나노급 5세대 D램)을 활용한다. HBM은 D램을 집적한 코어다이와 코어다이의 메모리 컨트롤러 기능을 담당하는 로직다이로 나뉜다. 앞서 SK하이닉스는 올해 상용화를 시작한 HBM3E에도 1b D램을 적용한 바 있다. 주요 경쟁사인 삼성전자는 HBM4에 1c D램(10나노급 6세대 D램) 적용을 추진하는 등 기술적 변혁을 시도하고 있으나, SK하이닉스는 안정성에 무게를 둔 것으로 풀이된다. 로직다이의 경우 주요 파운드리인 TSMC의 공정을 통해 양산한다. 현재 SK하이닉스가 채택한 TSMC의 공정은 12나노미터(nm)와 5나노급 공정으로 알려져 있다.

2024.08.26 14:23장경윤

네패스 "2.5D 첨단 패키징으로 AI 반도체 시장 공략"

지디넷코리아가 한국경제의 든든한 버팀목인 소·부·장(소재·부품·장비), 반도체·디스플레이, 배터리 등 핵심 기반 산업을 이끄는 [소부장반디배] 기업 탐방 시리즈를 새롭게 시작합니다. 유망 기업들의 정확하고 깊이 있는 정보를 전달해 드리겠습니다. [편집자주] “2.5D 패키징 기술로 AI 반도체 시장을 겨냥할 계획입니다. 내년 차세대 패키징 기술인 PoP(Package on Package) 본격 양산을 통해 AI 반도체 시장에서 경쟁력을 확보하게 될 것으로 기대됩니다.” 네패스 오창 사업장에서 만난 김종헌 네패스 반도체부문 최고기술책임자(CTO) 부사장은 패키징 기술 리더십에 대한 강한 자신감을 보였다. 올해 스마트폰 시장 회복과 AI 반도체 시장 성장에 힘입어 네패스는 기존 물량 회복과 신시장 확대에 대한 기대감이 커지고 있다. 1990년 설립된 네패스는 시스템반도체 패키징과 전자재료 사업에 주력하는 업체다. 국내 대다수 후공정(OSAT) 업체들이 메모리 패키징 사업에 집중하는 것과 달리 네패스는 비메모리 후공정에 주력하며 차별화를 이뤘다. 네패스는 2000년 WLP(웨이퍼 레벨 패키징) 양산 이후, 국내 최초로 FO-WLP(팬아웃-웨이퍼 레벨 패키징) 양산 기술을 먼저 확보하며 경쟁력을 입증했다. 현재 네패스 매출에서 글로벌 1위 스마트폰용 PMIC(전력관리반도체)가 큰 비중을 차지한다. 김 부사장은 “네패스는 규모로 경쟁하기 보다는 첨단 패키징에 특화하자는 전략을 세웠다”며 “예전에는 전공정(프론트엔드) 다음에 단순 어셈블리 패키지를 후공정(백엔드)라고 했지만, 네패스는 전공정 기술에 해당하는 범핑과 WLP, FOWLP 기술로 패키징을 하는 어드밴스드 패키징 파운드리 컴퍼니(Advanced packaging foundry company)를 지향하고 있다”고 설명했다. 김종헌 부사장은 27년간 경력을 쌓아온 반도체 패키징 전문가다. 그는 LG반도체, 현대전자(현, SK하이닉스)를 거쳐 네패스에서만 24년을 근무하며 첨단 패키징 기술 개발의 선도적인 역할을 해왔다. ■ RDL 인터포저 기반 AI 반도체용 2.5D 패키징 개발 추진 2.5D 패키징은 넓은 기판 모양의 인터포저 위에 반도체 다이(Die)를 수평 매칭하는 방식으로 여러 반도체를 하나의 패키지로 집적하는 기술이다. AI 반도체와 HBM을 하나의 패키지로 집적하는 데 주로 사용된다. 김종헌 부사장은 “네패스가 추진 중인 2.5D 패키지 기술은 두 가지 부분에서 성과가 나오고 있다”며, “현재 AI 반도체 국내외 고객들과 개발을 추진 중이며 대형 국책과제도 진행 중이다”고 전했다. 실제로 네패스는 지난 6월 미국 덴버에서 열린 '제74회 전자부품기술학회(ECTC)'에서 세계 최초로 개발한 8 레이어 RDL 인터포저 기술을 처음으로 공개됐다. 지금까지 업계에서 6레이어 RDL 기술은 사용돼 왔지만, 8레이어를 구현한 것은 네패스가 처음이다. 김 부사장은 “인터포저는 2.5D 패키징의 핵심 부품으로, 8레이더 RDL 구현은 고객에게 선택권을 더 다양하게 줄 수 있다는 점에서 의미가 있다”며 “실리콘 브릿지 기술을 적용하면 8레이어를 4대 1로 줄일 수 있어서 원가절감 측면에서 도움이 된다”고 설명했다. 네패스는 고가의 실리콘(Si) 인터포저 대신 팬아웃 공정을 활용한 재배선(RDL) 기술을 인터포저에 적용하면서 소형화와 가격 경쟁력을 확보할 것으로 기대한다. ■ 2.5D 기술과 첨단 PoP 플랫폼으로 신시장 공략 네패스가 새롭게 추진하는 또 다른 분야는 팬아웃 기술 기반의 PoP(Package on Package)이다. 김 부사장은 “네패스는 현재 개발 중인 2.5D 기술의 확장 플랫폼으로 첨단 PoP의 상용화를 추진 중이다.”고 말했다. 그 일환으로 네패스는 자율주행차용 라이다(LiDAR)와 헬스케어 시장도 공략한다. 김 부사장은 “현재 라이다 센서 제조업체와 PoP 품질 인증 중이고, 미국의 보청기, 엑스레이용 센서 업체와도 PoP 개발 공급을 긍정적으로 논의하고 있다”고 밝혔다. 또한 네패스는 스마트폰 애플리케이션 프로세서(AP) 시장에서 PoP 공급에 공격적으로 나설 예정이다. 연간 13~14억대의 출하량을 기록하는 스마트폰 시장은 규모가 큰 만큼 매출 측면에서 기대감도 크다. PoP 구조는 패키지 안에 여러 종류의 칩을 적층해서 모듈처럼 만들 수 있는 것이 장점이다. 이런 특징 때문에 아이폰의 AP에 적용됐다. TSMC는 PoP 구조를 FO-WLP(팬아웃- 웨이퍼레벨패키지)' 공법으로 개발해, 2015년 '인포(Integrated FO)-WLP'라는 자체 브랜드로 상용화했다. 애플이 TSMC에만 AP 제조를 전적으로 맡기는 이유 중 하나도 FO-WLP의 중요성 때문이다. 삼성전자도 갤럭시S24에 탑재된 '엑시노스 2400' AP에 FO-WLP를 도입하면서 패키징 방식에 변화를 줬다. FO-WLP은 플래그십용 AP에 적용된 데 이어 향후 미들레인지, 엔트리 AP로 확대될 것으로 예상되기에, 네패스에 새로운 기회가 될 것으로 보인다. ■ 기존 고객 물량 회복, 차세대 동력 확보…내년 실적 반등 원년 될 것 증권가에서는 네패스가 긴 터널을 지나 내년 실적 반등의 원년이 될 것이라고 전망한다. 실제로 네패스의 상반기 개별 영업실적은 전년 동기대비 흑자전환한 125억원을 기록하며 꾸준히 회복세를 보인다. 네패스는 앞서 언급한 고객사 외에도 미국 전력 반도체 전문 팹리스사로부터 AI 서버용 저전력 PMIC 패키징을 수주하면서 최근 양산을 시작했고, 내년에는 물량이 더 늘어날 것으로 전망한다. 네패스는 AI용 PMIC 양산 라인을 8인치는 올해 월 2만장까지, 12인치는 내년 1만 5천장까지 늘려나갈 계획이다. 김 부사장은 “올해 스마트폰 시장이 서서히 회복세를 보이고 있고, AI의 성장으로 반도체 시장이 좋아지고 있는 분위기”라며 “신규 고객사의 물량이 본격적으로 늘어나면 내년 실적에 긍정적인 영향을 미칠 것”이라고 말했다.

2024.08.23 10:10이나리

새로운 마그네틱 패키징 기술이 '전원 모듈'의 미래를 바꾸는 방법

글로벌 반도체 기업인 텍사스인스트루먼트(TI)는 이달 초 세계 최초로 첨단 소재인 매그팩(MagPack)과 마그네틱 패키징 기술을 활용해 업계 '초소형 전력 모듈' 출시하며 주목을 받았다. TI의 매그팩 전력 모듈은 경쟁 모듈에 비해 크기를 최대 23%까지 줄어들고, TI의 이전 세대 제품 대비 50% 축소됐다는 점이 특징이다. 이 같은 성과를 내기 위해 TI의 전세계 설계 디자이너, 연구원, 제조업체팀은 많은 시간과 노력을 기울였다. 매그팩 전력 모듈 개발에 참여한 안톤 윙클러(Anton Winkler) TI 독일 지사 시스템 엔지니어는 "새로운 기술을 개발하는 것은 마라톤과도 같은 과정이었다"라며 "여러 과정을 차례 겪으면서 이전보다 더 높은 전력 밀도, 더 높은 효율, 더 낮은 시스템 비용을 제공하는 전력 모듈용 통합 마그네틱 패키징 '매그팩' 개발에 성공했다"고 말했다. 그는 이어 "매그팩 전력 모듈은 산업, 엔터프라이즈, 통신 애플리케이션 설계자들에게 이전에는 달성할 수 없었던 성능을 제공한다"고 강조했다. ■ 효율성 향상의 필요성 전력 모듈은 현대 기술에서 필수적인 요소다. 여러 전자 부품을 단일 패키지로 통합한 전력 모듈은 설계자가 개발에 소요되는 시간을 단축할 수 있도록 돕는다. 최근 전 세계적으로 전력 소비가 증가하고 애플리케이션이 점점 더 작아짐에 따라 디지털 펜과 같은 소형 기기에 적합한 크기와 효율성을 갖춘 전력 모듈의 필요성이 대두된다. 안톤 윙클러 엔지니어는 "전력 모듈 성능 개선을 위해 고민해 왔고, 현장에서의 작업은 지와 장기적인 협업으로 이어졌다"라며 "여러 팀이 협력해 전력 모듈 기술 개발을 진행했다"고 말했다. ■ 간단한 설계 원칙, 까다로운 구현 전력 설계에서는 크기가 중요하다. 설계자는 더 작은 공간에 더 많은 전력을 집적해야 하며, 이는 부품을 촘촘히 배치하고 단락 없이 다양한 전압을 처리하는 과정에서 상당한 도전 과제로 여겨진다. 이 때 부하에 적절한 양의 에너지가 흐르도록 해야 한다. 그렇지 않으면 부하가 제대로 작동하지 않아서 손상될 수 있다. 전력 모듈에는 일반적으로 기판에 부착된 반도체와 마그네틱장에 에너지를 저장하고 전기의 흐름을 원활하게 하는 별도의 인덕터가 포함된다. 그러나 인덕터는 효율성에 병목 현상을 일으킬 수 있으며, 보드에서 많은 공간을 차지할 수 있다. 적절한 인덕터를 선택하는 것 역시 설계자에게는 시간이 많이 소요되는 과정이다. 이런 문제를 해결하기 위해 연구팀은 인덕터와 집적 회로를 결합해 부피를 절약하고 전력 밀도를 높이는 방법을 고안했다. 설계 원리는 간단했지만 구현 과정은 복잡했다. 연구팀은 신경망 기반 접근 방식을 사용해 인덕터를 최적화했으며, 3D 패키지 성형 공정을 통해 새롭게 설계된 독점적인 재료로 최적화된 전력 인덕터를 포함하는 '매그팩' 패키지의 공간을 최대한 활용했다. 안톤 엔지니어는 "이 과정에는 기계적, 전기적, 화학적 공정이 모두 포함됐다"라며 "여러 분야의 전문가들이 참여한 프로젝트였다"고 설명했다. 새로운 전력 모듈은 설계자에게 크기 또는 성능 측면에서 다양한 옵션을 제공한다. 이를 통해 엔지니어는 전력 솔루션 크기를 절반으로 줄이고 전력 밀도를 두 배로 높일 수 있다. 예를 들어, 광학 모듈 설계자는 매그팩 기술이 적용된 전력 모듈을 사용해 기존 폼 팩터를 유지하면서 전력 밀도를 두 배로 높일 수 있다. 이는 데이터 센터와 같이 막대한 전력을 소비하는 애플리케이션에서 특히 중요하다. 이 기술은 또한 시스템 손실을 최소화하고 모듈의 온도를 낮추며 마그네틱 간섭을 줄이는 데 도움된다. 또한 기술 개발에 노력을 기울이고 협력하면 궁극적으로 설계자는 전력 설계에 소요되는 시간을 45%까지 절약할 수 있다. ■ 현상 유지에 대한 도전 프로토타입이 준비된 후, 다음 과제는 산업 규모로 전력 모듈을 생산하는 것이다. 패키징 팀은 제조 공정을 정의하고, 재료를 조달하며, 부품 생산을 위한 새로운 툴을 준비했다. 당시 제조 작업을 총괄한 카를로 몰리나(John Carlo Molina) 패키징 엔지니어링 매니저는 "흥미진진하면서도 엄청난 부담감을 느꼈다"고 소감을 말하며 "우리는 기존의 틀을 깨고 새로운 패키지 구성을 도입하는 획기적인 작업을 했다. 하지만 단지 독창성만으로 성공을 판단할 수 없다는 것도 알고 있었다"고 전했다. 이어서 그는 "처음부터 우리는 대량 생산을 지원할 수 있는 공정을 사용해 안정적이고 고품질의 제품을 개발하는 데 중점을 뒀다. 첫 번째 테스트용 샘플을 배송했을 때, 안도감과 함께 다음 단계에 대한 큰 동기부여가 됐다"고 밝혔다. 개발자들은 매그팩 전력 모듈이 환자 모니터링 및 진단, 계측, 항공우주 및 방위, 데이터 센터 등 다양한 애플리케이션에 적용될 수 있을 것으로 기대하고 있다. 안톤 엔지니어는 "개인적인 목표는 우리가 공략할 수 있는 시장을 계속 확장하고, 궁극적으로 차량용 등급 인증 기술이 되기 위해 필요한 업계 표준을 충족하는 것"이라며 "모든 시장과 애플리케이션에서 전력 수요가 기하급수적으로 증가함에 따라, 새로운 매그팩 통합 마그네틱 패키징 기술은 전력 설계의 미래를 재편하고 있다. 또 엔지니어들이 이전보다 더 작은 공간에 더 많은 전력을 공급할 수 있도록 지원할 것이다"고 전했다. * 이 글의 작성자 겐지 가와노(Kenji Kawano) 전력 담당 선임 매니저는 TI 일본 지사 혁신 연구소 '킬비 랩(Kilby Labs)'에서 근무하고 있으며, TI 매그팩 전력 모듈 개발에 참여했다.

2024.08.22 17:09겐지 가와노

자이스, 차세대 반도체 패키징 산업전서 '3D X-ray 웨이퍼 검사 기술' 공개

글로벌 광학기업 자이스 코리아가 오는 28일부터 30일까지 수원컨벤션센터에서 열리는 제18회 차세대 반도체 패키징 장비재료 산업전(ASPS 2024)에 참가해 '3D X-ray 웨이퍼 검사 기술'을 선보인다. 자이스 그룹은 설립자인 칼 자이스의 현미경으로부터 시작되어 175년 이상의 역사를 가진 독일 대표 광학기업이다. 자이스 코리아는 이번 전시에서 X-레이 현미경인 ZEISS 엑스라디아(Xradia) 630 베르사(Versa), ZEISS 엑스라디아 810 울트라, ZEISS 크로스빔(Crossbeam) 550 f/s 레이저를 중심으로 반도체 패키징 첨단 기술을 공개할 예정이다. 특히, 엑스라디아 630 베르사와 엑스라디아 810 울트라는 고해상도 이미징과 깊이 있는 분석을 통해 반도체 패키징 과정에서 발생할 수 있는 다양한 불량 문제를 효과적으로 발견하고 해결할 수 있도록 지원한다. 자이스의 X-ray 현미경(XRM) 솔루션은 3D 비파괴 분석을 통해 웨이퍼 내부 결함과 구조를 정밀하게 검사할 수 있으며, 반도체 생산의 효율성을 대폭 향상시킬 수 있다. 자이스의 솔루션은 다양한 검사 환경에서 유연하게 활용될 수 있도록 설계되어 있어 반도체 공정 내 워크플로우 개선에도 기여할 수 있다. 자이스는 ASPS 2024에서 패키징 관련 기술 세미나도 함께 진행한다. 세미나에는 자이스 그룹 본사 반도체 사업부의 패키징 솔루션 전문가인 모세 프라일(Moshe Preil) 시니어 기술 매니저가 참석해 '어드밴스드 패키징에서 3D X-ray를 이용한 신속한 웨이퍼 내부 검사 기법'이란 주제로 자이스가 현재 연구·개발 중인 패키징 솔루션에 대해 설명할 예정이다. 본 내용은 한국에서 최초로 발표되는 내용으로 28일 오후 3시부터 4시까지 전시장 내 세미나장에서 진행된다. 자이스 코리아 현미경 사업부를 총괄하는 최욱 상무는 "이번 ASPS 2024 전시회는 현재 업계 화두인 반도체 패키징 분야에 자이스 솔루션이 어떠한 가치를 더할 수 있는지 확인할 수 있는 자리가 될 것"이라며 "자이스의 기술 노하우와 전문성을 통해 한국 반도체 패키징 분야에서 자이스가 연구개발과 기술 발전을 위한 기술 파트너로 인식될 수 있기를 바란다"고 전했다.

2024.08.21 13:50이나리

TI, 세계 최초 마그네틱 패키징 적용 '초소형 전력모듈' 출시

글로벌 반도체 기업인 텍사스인스트루먼트(TI)가 세계 최초로 매그팩(MagPack) 통합 마그네틱 패키징 기술을 적용한 '초소형 전력 모듈' 6종을 6일 글로벌 출시했다. 통합 마그네틱 패키징 기술은 TI가 10여년에 걸쳐 개발한 첨단 소재 기술이다. 이를 통해 TI의 신제품 전력 모듈은 경쟁 모듈에 비해 크기가 최대 23%까지 작고, TI의 이전 세대 제품 대비 50% 축소됐다. 또 크기는 작아졌지만 제품 성능은 이전 제품 대비 효율성이 2% 향상됐다. 징 지(Jing Ji) 시스템 및 애플리케이션 부문 매니저는 6일 기자 간담회에서 "마그네틱 패키징 기술을 적용한 전력 모듈은 전력밀도를 2배 높이면서 전자기간섭(EMI)은 8dB 줄어들어서 장점이다"고 강조했다. 그는 또 "이런 특징으로 신제품 전력모듈은 메디컬·옵티컬 장비, 무선인프라 장비와 기차 같은 교통수단 등 고압·고전력을 사용하는 애플리케이션을 타겟한다"며 "특히 전기를 많이 사용하는 메디컬 장비는 크기가 스마트폰 보다 작은 경우가 많은데, 이런 특수한 장비의 디자인 및 설계에서 TI의 전력 모듈의 활용도가 높을 것"이라고 설명했다. 신제품 6종은 ▲TPSM82866A(2.4V~5.5V) ▲TPSM82866C(2.4V~5.5V) ▲TPSM828303(2.25V~5.5V) ▲TPSM82816(2.7V~6V) ▲TPSM82813(2.75V~6V) ▲TPSM81033(1.8V~5.5V)으로 구성된다. 이 중에서 TPSM82866A, TPSM82866C 및 TPSM82816 3가지 제품은 업계에서 가장 작은 6A 전력 모듈로, 1㎟ 면적당 약 1A의 업계 최고 수준의 전력 밀도를 제공한다. 전력 설계에서 크기는 매우 중요한 요소다. 전력 모듈은 전력 칩과 변압기 또는 인덕터를 하나의 패키지에 결합해 전력 설계를 간소화하고 보드 공간을 절약해준다. TI의 3D 패키지 성형 공정을 활용한 매그팩 패키징 기술은 전력 모듈의 높이, 너비, 깊이를 최대화해주고 더 작은 공간에서 더 많은 전력을 공급할 수 있다. 매그팩 마그네틱 패키징 기술에는 TI가 새롭게 설계된 독점적인 소재의 통합형 전력 인덕터가 포함된다. 엔지니어는 동급 최고의 전력 밀도를 달성하고 온도와 복사 방출을 줄이면서 보드 공간과 시스템 전력 손실을 모두 최소화할 수 있다. 징 지 매니저는 "파워모듈은 매그틱 소재로 만들었다는 점이 핵심"이라며 "이 소재는 기존보다 더 많은 에너지를 저장할 수 있고, 이런 소재로 제품 공급하는 것은 현재 TI가 유일하다"고 강조했다. 이어 "모듈 소형화에는 칩셋, 트랜지스터 등 여러가지 한계가 있는데, 우리는 이 한계 뛰어넘기 위해 혁신 소재, 패키징을 적용했다"라며 "이 제품은 TI 자체 팹에서 생산하고 있기에 고객들에게 적기에 안정적으로 공급할 수 있다"고 덧붙였다. TI는 이번 신제품 전력 모듈과 평가 모듈 공급과 판매를 시작했다고 밝혔다.

2024.08.06 13:07이나리

이규제 SK하이닉스 부사장 "차세대 패키징으로 HBM 1등 이어간다"

SK하이닉스가 차세대 패키징 기술로 HBM 1등을 이어간다는 목표를 밝혔다. 이규제 PKG제품개발 담당 부사장은 SK하이닉스의 뉴스룸 인터뷰를 통해 "자사의 HBM(고대역폭메모리)이 전 세계 1등 리더십을 구축한 배경은 TSV(실리콘 관통전극), MR-MUF 등 주요 첨단 패키징 기술을 준비해온 혜안이 있었다"라며 "지속해서 새로운 기술들을 확보해 나갈 계획이다"고 전했다. 이 부사장은 HBM 개발 공적으로 지난 6월 회사의 HBM 핵심 기술진과 함께 SK그룹 최고 영예인 '2024 SUPEX추구대상'을 수상한 인물이다. SK하이닉스는 2013년 세계 최초로 개발한 1세대 HBM 제품에 TSV 기술을 적용했다. TSV는 이미 20여 년 전부터 기존 메모리의 성능 한계를 극복해 줄 차세대 기술로 주목받았지만, 곧바로 상업화된 기술로 부상하지는 못했다. 인프라 구축의 어려움과 투자비 회수 불확실성 등 난제로 누구도 선뜻 개발에 나서지 못했기 때문이다. TSV는 여러 개의 D램 칩에 수천 개의 구멍을 뚫고 이를 수직 관통 전극으로 연결해 HBM의 초고속 성능을 구현해 주는 핵심 기술이다. 이 부사장은 "SK하이닉스도 처음에는 망설이는 회사들 중 하나였지만, 미래 시장에 대비하기 위해서는 고성능과 고용량을 동시에 구현할 수 있는 TSV 기술과 적층(Stacking)을 포함한 WLP(웨이퍼 레벨 패키지) 기술을 동시에 확보해야 한다고 판단하고, 2000년대 초반부터 적극적인 연구에 들어갔다"고 말했다. SK하이닉스가 처음으로 HBM 시대를 열긴 했지만, 본격적으로 시장이 열리고 회사가 주도권을 잡게 된 시점은 3세대 제품인 HBM2E 개발에 성공한 2019년부터다. 이 부사장은 "당시 신속한 고객 대응을 위해 유관 부서의 리더들이 빠르게 기술 관련 데이터와 시뮬레이션 결과를 분석해 MR-MUF의 안정성을 검증해 냈고, 경영진과 고객을 설득해 적기에 이 기술을 3세대 HBM2E에 적용할 수 있었다"고 전했다. MR-MUF는 반도체 칩을 쌓아 올린 뒤 칩과 칩 사이 회로를 보호하기 위해 공간 사이에 액체 형태의 보호재를 주입하고, 굳히는 공정이다. 칩을 하나씩 쌓을 때마다 필름형 소재를 깔아주는 방식 대비 공정이 효율적이고, 열 방출에도 효과적이라는 평가를 받는다. SK하이닉스는 HBM2E를 시작으로 지난해 4세대 12단 HBM3와 5세대 HBM3E 개발에 연이어 성공했다. 성공의 1등 공신은 MR-MUF 기술을 한 번 더 고도화한 '어드밴스드(Advanced) MR-MUF'라고 이 부사장과 기술진은 첫손에 꼽는다. 이 부사장은 "12단 HBM3부터는 기존보다 칩의 적층을 늘렸기 때문에, 방열 성능을 더욱 강화해야 했다"라며 "어드밴스드 MR-MUF 기술을 개발을 통해 지난해 세계 최초로 12단 HBM3 개발 및 양산에 성공했으며, 이어 올해 3월 세계 최고 성능의 HBM3E를 양산했다. 이 기술은 하반기부터 AI 빅테크 기업들에 공급될 12단 HBM3E에도 적용되고 있다"고 말했다. 이어서 그는 "표준 규격에 따라 제품 두께는 유지하면서도 성능과 용량을 높이기 위한 칩 고단 적층의 방편으로 최근 하이브리드 본딩 등 차세대 패키징 기술이 주목받고 있다"라며 "SK하이닉스도 방열 성능이 우수한 기존 어드밴스드 MR-MUF를 지속적으로 고도화하는 한편, 새로운 기술들을 확보해 나갈 계획이다" 밝혔다.

2024.08.05 10:01이나리

美 정부, 앰코 '패키징 공장'에 반도체 보조금 4억 달러 지급

미국 상무부는 27일(현지시간) 미국 후공정 업체 앰코테크놀로지에 반도체 보조금으로 최대 4억 달러(약 5천542억원)를 지원하겠다고 밝혔다. 미국 정부가 반도체 후공정 분야에서 기업에 보조금 지원금 발표는 이번이 처음이다. 국내 SK하이닉스 또한 미국에 첨단 패키징 팹 투자를 결정한데 따라 미국 정부의 보조금 규모가 조만간 발표될 것으로 기대된다. 앰코는 미국 애리조나에 20억 달러(2조7천710억원) 규모의 첨단 반도체 패키징 팹을 건설할 계획이며, 3년 이내에 생산준비가 완료될 예정이라고 밝혔다. 미국 상무부는 4억 달러의 보조금과 함께 2억 달러 규모의 정부 대출을 제공할 계획다. 또 이 프로젝트는 최대 25%의 투자 세액 공제 혜택을 받는다. 앰코의 공장은 미국 내에서 가장 큰 규모의 패키징 공장이 될 예정이다. 완전 가동되면 자율주행차, 5G/6G, 데이터 센터를 위한 수백만 개의 칩을 패키징하고 테스트하게 된다. 고급 패키징은 다양한 기능을 가진 여러 개의 칩을 밀접하게 상호 연결시키는 방식이다. 반도체 미세 공정에 따라 첨단 패키징에 대한 수요 또한 높아지고 있다. 지나 러몬도 미국 상무부 장관은 "이번 패키징 분야 지원이 AI 칩에 대한 수요 증가를 충족하는 데 도움이 될 것"이라며 "앰코가 패키징할 칩은 향후 수십 년간 글로벌 경제와 국가 안보를 정의할 미래 기술의 기초가 될 것"이라고 말했다. 상무부는 지난해 반도체법의 일환으로 첨단 패키징에 30억 달러를 지출할 계획이라고 밝혔다. 미국 정부가 2022년에 만든 반도체법은 미국 내 반도체 투자를 장려하기 위해 생산 보조금(390억 달러)과 연구개발(R&D) 지원금(132억 달러) 등 5년간 총 527억달러(75조5000억원)를 지원하는 내용이다. 이를 통해 미국은 2030년까지 전 세계 최첨단 반도체 생산량의 20% 차지를 목표로 한다. 앞서 미국 정부는 지난 4월 한국 삼성전자 미국 텍사스주 공장에 반도체 설립 보조금으로 64억 달러(약 8조8505억원)를 지원한다고 발표했다. 그 밖에 ▲지난해 12월 F-35 등 미군 전투기용 반도체를 만드는 영국 방산업체 BAE시스템스에 3500만 달러 ▲올해 1월 미국 반도체업체인 마이크로칩 테크놀로지에 1억6200만 달러 ▲2월 미국 파운드리 업체 글로벌파운드리에 15억 달러 ▲3월 미국 인텔에 85억 달러와 최대 110억 달러의 대출 지원 ▲4월 대만 TSMC에 66억 달러의 보조금과 50억 달러 최대 대출 50억 달러 ▲4월 미국 메모리 업체 마이크론에 61억4000만 달러 등의 반도체 보조금 지원을 발표한 바 있다. SK하이닉스도 지난 4월 2028년 가동을 목표로 미국 인디애나주 웨스트라피엣에 38억7천만 달러(약 5조 4천억원)를 투자해 최첨단 패키징 공장을 짓겠다고 발표했으며, 미국 정부의 보조금 발표를 기다리고 있다.

2024.07.28 15:31이나리

한미반도체 "HBM TC본더 3분기 납품 본격화…올 매출 6500억원 전망"

한미반도체는 2024년도 2분기 연결기준 매출 1천234억원, 영업이익 554억원을 기록했다고 26일 밝혔다. 한미반도체가 고객사로부터 수주 받은 HBM(고대역폭메모리)용 TC본더는 올해 3분기부터 본격적인 납품이 시작된다. 이에 회사는 올해 매출 목표를 6천500억원 수준으로 전망하고 있으며, 생산능력 확대를 위해 이달 연면적 1만 평의 공장 설립 부지를 확보했다. 해당 부지에서 내년 말 신규 공장증설이 완공되면, 2026년 매출 목표인 2조원 달성을 실현하는 데 한층 가까워질 것으로 회사는 기대하고 있다. 곽동신 한미반도체 대표이사 부회장은 “인공지능 반도체 수요 폭발로 HBM 시장이 가파르게 커지면서 세계 시장 점유율 1위인 한미반도체 HBM용 '듀얼 TC본더'와 'HBM 6 SIDE 인스펙션'의 수주 증가, 그리고 기존 주력 장비인 '마이크로쏘 & 비전플레이스먼트'의 판매 호조가 더해져 실적을 계속 증가하고 있다”고 말했다. 한편 한미반도체는 2024년 하반기에 '2.5D 빅다이 TC본더'를 출시하고, 2025년 하반기에는 '마일드 하이브리드 본더, 2026년 하반기에는 '하이브리드 본더를 선보일 예정이다. 매출 목표는 2024년 6천500억원, 2025년 1조2천000억 원, 2026년 2조원 수준이다.

2024.07.26 10:33장경윤

SK하이닉스 "올해 HBM 매출 전년比 300% 성장할 것"

SK하이닉스가 AI 서버에서 수요가 강한 HBM(고대역폭메모리) 사업 확대에 대한 자신감을 드러냈다. SK하이닉스는 25일 2024년 2분기 실적발표 컨퍼런스콜에서 "올해 HBM 매출은 전년 대비 300% 성장할 것"이라고 밝혔다. HBM은 여러 개의 D램을 수직으로 적층한 뒤, TSV(실리콘관통전극)으로 연결한 차세대 메모리다. 고용량 데이터 처리가 필요한 AI 서버에서 수요가 빠르게 증가하고 있다. 이에 SK하이닉스는 TSV의 생산능력을 올해 2배 이상 확대하기로 했다. 청주에 위치한 M15 팹을 중심으로 투자가 진행되고 있는 것으로 알려졌다. 또한 SK하이닉스는 HBM3E(5세대 HBM)에 쓰일 1b(5세대 10나노급 D램)으로의 공정 전환도 추진 중이다. 1b D램은 현재 상용화된 D램 중 가장 최선단에 위치한 제품으로, 연말까지 월 9만장 수준의 생산능력을 확보할 계획이다. SK하이닉스는 "늘어난 TSV 및 1b 생산능력을 기반으로 HBM 공급을 빠르게 확대할 것"이라며 "올해 매출은 전년 대비 300% 성장하고, 내년에도 올해 대비 2배 이상의 출하량 성장을 기대한다"고 밝혔다.

2024.07.25 10:58장경윤

SK하이닉스 "HBM3E 12단 공급량, 내년 상반기 8단 앞지를 것"

SK하이닉스가 HBM3E 12단 제품의 출하량이 내년 상반기부터 8단 제품을 앞지를 것으로 내다봤다. SK하이닉스는 25일 2024년 2분기 실적발표 컨퍼런스콜에서 HBM3E(5세대 HBM) 시장 전망에 대해 이같이 밝혔다. HBM은 여러 개의 D램을 수직으로 적층한 차세대 메모리다. 올해부터 5세대 제품인 HBM3E의 양산이 시작되며, 8단과 12단 적층 제품이 순차적으로 상용화될 예정이다. SK하이닉스는 지난 3월부터 HBM3E 8단 제품을 주요 고객사에 공급하기 시작했다. 12단 제품은 지난 5월 고객사에 샘플을 전달한 상태다. SK하이닉스는 "12단 제품은 이번 분기부터 양산을 시작해, 4분기에는 고객사에 공급할 것"이라며 "12단 수요는 내년부터 본격적으로 늘어나, 내년 상반기 12단 공급량이 8단을 넘어설 것으로 전망된다"고 밝혔다. 차세대 제품인 HBM4에 대한 전망도 제시했다. SK하이닉스는 "HBM4는 내년 하반기 어드밴스드 MR-MUF를 적용한 12단 제품부터 출하할 것"이라며 "16단은 2026년 수요가 발생할 것으로 예상돼, 이에 맞춰 기술을 개발하고 있다"고 설명했다. MR-MUF는 HBM 전체에 열을 가해 납땜을 진행하고, 칩 사이에 액체 형태의 보호재를 넣어 공백을 채우는 공정이다. MR-MUF는 칩이 휘어지는 워피지 현상이 발생할 수 있으나, SK하이닉스는 이를 칩 제어 기술과 신규 보호재 적용으로 신뢰성을 높인 어드밴스드 MR-MUF 기술로 대응하고 있다.

2024.07.25 10:35장경윤

머크, 유니티SC 인수 추진…"AI 반도체 제품군 강화"

글로벌 과학기술 기업 머크가 유니티SC(Unity-SC)를 인수할 예정이라고 23일 밝혔다. 프랑스에 본사를 둔 유니티SC는 반도체 업계를 위한 계측 및 결함 검사 장비 공급업체다. 인수 금액은 1억5천500만 유로다. 향후 성과에 따라 지급액이 추가될 수 있다. 머크와 유니티SC의 기술 결합으로 글로벌 반도체 디바이스 제조를 위한 고부가가치 솔루션의 탄생이 예상된다. 인공지능(AI), 고성능 컴퓨팅(HPC), 고대역폭메모리(HBM)와 화합물 반도체의 안정성, 품질 및 비용을 개선하고 제조수율을 높이기 위해서는 계측 및 검사 솔루션이 필요하다. 계측학은 물리적 특성을 정확히 파악하기 위해 필요한 요소를 정밀하게 측정하는 과학 분야다. 계측 및 검사 솔루션은 반도체 제조의 핵심 단계며, 특히 이종 3D 최첨단 패키징 디바이스의 제조에서 매우 중요하다. 프랑스 그르노블의 몽보노 생마르탱에 본사를 둔 유니티SC는 총 직원 수는 160명으로, 그 중 70명이 연구개발직이다. 벨렌 가리호 머크 이사회 회장 겸 머크 CEO는 “유니티SC 는 차세대 반도체를 개발하는 고객을 위한 통합적 솔루션 공급업체"라며 "이번 인수를 통해 머크는 반도체 산업에서 과학 및 기술 기반 포트폴리오를 보완하고, 향후 인공지능으로 창출된 성장 기회를 활용하는 능력을 강화할 것”이라고 설명했다. 카이 베크만 머크 이사회 멤버 겸 머크 일렉트로닉스 CEO는 “제조도구 설계 및 계측이 생명과학 산업을 견인했던 것처럼, 머크에서는 3D 계측 도구가 반도체 소재 산업을 이끌 것으로 기대하고 있다"며 "우리 고객이 첨단 노드와 이종집적이라는 양쪽 기술을 통해 무어의 법칙이 계속 가능하도록 지원이 가능해질 것”이라고 강조했다. 인공지능 산업 부흥에 따라 급증하는 데이터량에 대응하기 위해, 미래의 반도체는 더 빠르고 강력하며 에너지 효율적이어야 한다. 인공지능에는 더 높은 트랜지스터 및 배선 밀도와 지연시간 단축이 요구되기에 전례없는 수준의 소재 및 아키텍처 혁신이 필요하다. 유니티SC는 첨단 패키징, 이종집적, 하이브리드 본딩, 화합물 반도체 애플리케이션 분야의 혁신기업이며, 배선 검사와 대량제조에 대한 계측을 위한 3D 광학 계측 솔루션을 제공할 수 있는 몇 안 되는 기업 중 하나다. 실제로, 대량제조 시 수율을 개선하려면 칩렛과 디바이스 등 각각의 요소에 대해 빠른 속도로 측정 및 검사가 가능해야 한다. 현재 예정되어 있는 유니티SC의 인수를 위해서는 프랑스에 위치한 작업장 평의회의 회의 및 자문이 필요하며, 규제당국의 승인 및 인수 종결 조건의 문제가 아직 남아 있다. 관련 요건을 충족할 때 올해 말까지 인수 계약이 완료될 것으로 예상된다.

2024.07.23 08:51장경윤

에프앤에스전자, 반도체 유리기판 첫 출하…앱솔릭스에 공급

고성능 반도체 유리기판 제조 기업 에프앤에스전자(FNS전자)는 양산된 유리기판을 16일 첫 출하해 앱솔릭스(Absolics)에 수출한다고 16일 밝혔다. 이에 따라 에프앤에스전자는 16일 인천 송도 본사에서 최병철, 신재호 대표와 오준록 앱솔릭스 대표가 참석한 가운데 첫 출하 및 수출 기념식을 진행했다. 에프앤에스전자는 독자적인 공정 기술을 적용한 유리기판을 미국 조지아주 코빙턴에 위치한 앱솔릭스 공장에 납품한다. 앱솔릭스는 SKC가 고성능 컴퓨팅용 반도체 유리기판 사업을 위해 2021년 설립한 자회사다. 에프앤에스전자는 올해 세계 최초로 글라스관통전극(TGV), 금속층을 형성하는 메탈라이징(metalizing) 기술이 적용된 반도체 유리기판 양산에 성공한 데 이어, 첫 대량 수출의 길을 텄다. 유리기판은 반도체 칩과 메인보드를 직접 연결할 수 있는 혁신적인 기판 소재다. 표면이 매끄럽고 대형 사각형 패널로의 가공성이 우수해 초미세 선폭 반도체 패키징 구현에 적합하다. 또한 중간 기판(실리콘 인터포저)이 필요 없어 기판 두께를 25% 줄일 수 있고, 패키징 영역에서 사용되는 다른 소재에 비해 소비 전력을 30% 이상 줄일 수 있다. 2021년 설립된 에프앤에스전자는 같은 해 경북 구미에 연구개발(R&D)센터를 마련하고 유리기판 제조 핵심 기술 개발을 통해 글로벌 수준의 경쟁력을 확보해왔다. 올해 반도체 유리기판 양산에 성공하며 높은 기술력과 생산 능력을 인정받았다. 에프앤에스전자 유리기판 공장은 송도에 위치하며, 양산 공장에서의 수율 개선을 통한 대량 생산 체계를 위해 장비 및 인력이 추가 투입될 예정이다. 에프앤에스전자는 최근 첨단 기술력과 뛰어난 양산 능력을 높게 평가받아 다양한 투자사로부터 대규모 투자를 유치했다. 투자 금액은 우수한 인력 및 장비 확충, 기술 개발, 글로벌 시장 진출 확대를 위해 사용된다. TGV는 유리기판에 미세한 구멍(홀)을 뚫어 전기적 신호를 전달하는 기술로 유리기판 양산 공정의 핵심이다. 메탈라이징은 기판에 금속 박막을 형성하는 공정으로 높은 순도와 밀도를 통해 우수한 접착력을 제공한다. TGV, 메탈라이징 공정이 적용된 유리기판을 제조하는 기업은 현재 에프앤에스전자가 전 세계 유일하다. 최병철 에프앤에스전자 대표이사는 “유리기판은 반도체 패키징 분야의 판도를 바꿀 혁신적 기술로 글로벌 반도체 기업 대부분이 도입을 검토 중”이라며 “이번 첫 수출은 에프앤에스전자의 유리기판 핵심 공정 기술 역량을 인정받은 성과로 향후 글로벌 시장 공략의 중요한 발판으로 평가된다. 앞으로 국내외 고객을 지속적으로 확보하며 전 세계 유리기판 시장을 선도해 나갈 것”이라고 밝혔다.

2024.07.16 11:15장경윤

퀄리타스반도체, AI·자율주행용 칩렛 인터페이스 IP 호환성 검증

고속 인터페이스 설계자산(IP) 업체인 퀄리타스반도체는 UCIe PHY(물리계층) IP를 개발해 국내 다른 IP 전문사의 UCIe 컨트롤러 IP와 상호 호환성 검증을 성공적으로 완료했다고 16일 밝혔다. UCIe는 2022년에 출범한 칩렛 생태계를 활성화 하기 위한 컨소시움이다. 이를 상용화 하기 위해 글로벌 반도체 기업들이 활발히 인터페이스를 개발해 왔다. 퀄리타스반도체는 "이번 UCIe IP 호환성 검증은 국내 반도체 IP 업체에서는 첫 성과물"이라며 "향후 다양한 칩렛 반도체에 국산 UCIe 솔루션을 제공할 수 있는 발판을 마련했다"고 밝혔다. 칩렛은 파운드리 공정 미세화의 한계를 극복하기 위해 서로 다른 이종 반도체(다이)를 연결하여 반도체 성능을 극대화하는 기술이다. 최근 엔비디아의 인공지능(AI) 반도체 '블랙웰'을 비롯한 차세대 반도체 칩들이 모두 칩렛 구조로 제조되는 추세다. 특히 인공지능 어플리케이션이 방대한 연산을 신속하게 처리하기 위해 초고성능, 저전력 반도체를 요구함에 따라 칩렛 기술에 대한 수요가 폭발적으로 증가하고 있으며, 이에 따라 글로벌 최첨단 반도체 기업들 사이에서 칩렛 기술을 선점하기 위한 경쟁이 매우 치열하게 벌어지고 있다. 반도체 업계에서 칩렛 표준 중 가장 보편적으로 받아들여지고 있는 것은 인텔, 삼성전자, TSMC 등이 관여하여 만든 UCIe 표준으로, 수많은 반도체 업체들이 UCIe 기술을 확보하기 위해 노력하고 있다. 반도체 IP 업체들 중에서는 시높시스, 케이던스가 최근 UCIe를 적용한 반도체 시제품에 IP를 공급했으며, 이번 UCIe 호환성 검증을 통해 퀄리타스반도체도 그 뒤를 바짝 쫓는 모양새다. 앞서 퀄리타스반도체는 2023년 과학기술정보통신부의 R&D 지원 사업을 통해 칩렛 인터페이스 개발을 시작한 바 있다. 이를 통해 UCIe 인터페이스의 물리적 기능을 담당하는 UCIe PHY IP를 개발하고, 타 국내 IP 전문사는 제어 기능을 담당하는 UCIe Controller IP를 개발해 이번 7월 각 사의 IP가 성공적으로 호환된다는 것을 확인했다. 이번에 개발된 IP는 UCIe 버전 1.1에 맞춰 개발됐으며, 16레인이 탑재돼 레인 당 16Gb/s의 속도로 작동하고 스탠다드 패키지에서 고밀도 집적을 지원한다. 또한 양 사의 PHY IP와 컨트롤러 IP 간 무결성을 검증할 수 있는 셀프 테스트 기능 및 오류 정정 기능도 포함돼 있다. 퀄리타스반도체는 8월 중 UCIe 반도체 시제품에 IP를 탑재해 테스트하는 일정으로 개발을 진행하고 있으며, 칩렛 기술을 요구하는 고객에게 빠른 시일 내 상용화 IP를 제공하겠다는 계획이다. 김두호 퀄리타스반도체 대표이사는 “현재 국내외 고객으로부터 UCIe 솔루션에 대한 문의가 빗발치는 상황으로, 선제적으로 UCIe 솔루션을 고객에게 제공할 수 있어야 칩렛 시장을 선점할 수 있을 것”이라며 “퀄리타스반도체는 경쟁사들 대비 이른 시점에 경쟁력 있는 UCIe 솔루션을 갖췄다고 본다"고 말했다. 그는 이어 “이번 호환성 검증으로 인해 고객에게 통합적인 UCIe 솔루션을 제시할 수 있게 돼 양사 모두 칩렛 시장에서 주요 플레이어로서의 기반을 다질 수 있을 것으로 전망한다”고 덧붙였다.

2024.07.16 10:25장경윤

마이크론 HBM 불량 이슈, 사실은..."성능 우수" vs "수율 불안" 엇갈려

올해 HBM(고대역폭메모리) 시장 진입을 본격화한 미국 마이크론에 국내 메모리 업계의 시선이 쏠리고 있다. 주요 경쟁사 대비 전력 소모량 등 특성이 우수하다는 긍정적인 평가와 수율 문제가 발생하는 등 안정성을 지켜볼 필요가 있다는 지적이 동시에 제기된다. 12일 업계에 따르면 마이크론은 지난달 HBM3E(5세대 HBM) 8단 제품의 불량 이슈가 발생해 문제 해결에 나서고 있다. 마이크론은 미국 주요 메모리 반도체 제조업체로, 지난 2월 24GB(기가바이트) 8단 HBM3E D램 양산을 공식 발표한 바 있다. HBM은 여러 개의 D램을 수직으로 적층한 메모리로, HBM3E는 가장 최신 제품에 해당한다. 마이크론의 HBM3E는 엔비디아가 올해 중반 상용화하는 고성능 GPU H200과 결합된다. 이를 위해 마이크론은 지난 2분기부터 HBM3E의 양산을 본격화한 바 있다. 그러나 마이크론은 지난달 HBM3E의 패키징 과정에서 불량 문제가 발생한 것으로 알려졌다. 이 사안에 정통한 관계자는 "마이크론의 HBM3E 제품이 발열 등에서 문제를 일으켜 지난달 양산에 큰 차질을 겪게 됐다"며 "패키징 단의 문제로, 현재 대응에 총력을 기울이고 있는 것으로 안다"고 밝혔다. 다만 이번 불량이 HBM 제품 자체가 아닌 패키징 단에서 발생한 만큼, 마이크론의 책임은 훨씬 덜할 것이라는 시각도 있다. 엔비디아의 AI 가속기는 HBM과 GPU 등의 시스템반도체를 TSMC의 2.5D 패키징 기술인 'CoWos'로 연결해 만들어진다. 2.5D 패키징은 넓은 기판 모양의 실리콘 인터포저 위에 반도체 다이(Die)를 수평 배치하는 기술이다. 또 다른 관계자는 "여전히 문제를 파악하고 있으나, TSMC 패키징 공정에서 활용된 소재 일부가 오류를 일으킨 것이라는 분석이 나오고 있다"며 "마이크론 측이 우려 대비 빨리 제품 인증을 받을 가능성도 있다"고 설명했다. 마이크론의 HBM3E 사업 확대는 삼성전자, SK하이닉스 등 국내 주요 경쟁사에게는 경계 1호로 작용한다. 특히 마이크론은 경쟁사 대비 전력소모량이 적다는 점을 무기로 적극 내세우고 있다. 업계 관계자는 "최근 평가 기준으로 마이크론의 HBM3E 제품이 경쟁사 대비 전력소모량이 20% 가량 적은 것으로 기록됐다"며 "당장 마이크론의 HBM 생산능력이 적기는 하지만, HBM3E 상용화 초입부터 공급망에 발빠르게 진입할 수 있다는 점에서는 큰 의미"라고 평가했다. 한편 마이크론은 지난달 27일 회계연도 2024년 3분기(2024년 3~5월) 실적을 발표하면서 처음으로 HBM 매출을 별도로 집계했다. 당시 마이크론은 "해당 분기 HBM3E 매출이 1억 달러 이상 발생했다"며 "회계연도 2024년에는 HBM에서 수억 달러의 매출을 일으킬 것"이라고 발표했다.

2024.07.12 14:10장경윤

삼성전자, 2026년 HBM 12개 이상 집적 '2.xD 패키징' 개발 목표

삼성전자가 더 많은 HBM을 집적하기 위한 차세대 패키징 기술 개발에 주력한다. 올해 HBM을 8개까지 수용할 수 있는 2.5D 패키징 기술을 개발하고, 2026년에는 12개 이상을 수용할 수 있는 2.xD를 개발한다는 계획이다. 전희정 삼성전자 파운드리사업부 사업개발팀 상무는 9일 서울 코엑스에서 열린 '삼성 파운드리 포럼'에서 회사의 최첨단 패키징 로드맵에 대해 이같이 밝혔다. 전희정 상무는 "현재 삼성전자는 HBM을 8개 수용할 수 있는 실리콘 인터포저 기반의 아이큐브-S 플랫폼을 개발하고 있다"며 "현존하는 칩 대비 대역폭은 2배(6.6TB/s), 메모리 용량은 2.5배(192GB)로 제공할 수 있다"고 밝혔다. 아이큐브는 삼성전자가 개발 중인 2.5D 패키징의 브랜드명이다. 2.5D 패키징은 넓은 기판 모양의 실리콘 인터포저 위에 시스템반도체와 HBM을 집적하는 기술을 뜻한다. 나아가 삼성전자는 오는 2026년 2.5xD 패키징 기술 개발을 목표로 하고 있다. 2.5xD 패키징은 12개 이상의 HBM을 탑재 가능한 기술로 대역폭이 9배(30.7TB/s), 메모리 용량이 7배(576GB) 높다. 2.xD 기술은 RDL(재배선)이라 불리는 미세한 회로 패턴을 기판에 삽입하거나, 실리콘 인터포저를 기판에 내장하는 '실리콘 브릿지'를 탑재하는 기술이다. 2027년에는 2.xD와 3D 집적 기술을 결합한 패키징을 개발할 계획이다. 해당 기술은 로직과 로직, 혹은 로직과 메모리를 수직으로 적층하는 개념이다. 이를 적용하면 대역폭은 21배(70.5TB/s)까지 높아질 전망이다.

2024.07.09 17:34장경윤

리벨리온도 'CXL' 주목…"리벨 칩에 기술 도입"

국내 AI 반도체 스타트업 리벨리온이 향후 출시할 고성능 NPU(신경망처리장치) 칩에 차세대 데이터센터 솔루션인 CXL(컴퓨트 익스프레스 링크)을 적용할 계획이다. 오진욱 리벨리온 최고기술책임자(CTO)는 9일 서울 코엑스에서 열린 '삼성 파운드리 포럼'에서 기자들과 만나 향후 제품 개발 방향에 대해 이같이 밝혔다. 현재 리벨리온은 최첨단 AI 반도체인 '리벨'을 올해 4분기 출시하기 위한 준비에 나서고 있다. 리벨은 삼성전자 파운드리 4나노미터(nm) 공정을 기반으로, 삼성전자의 36GB HBM3E 12단(5세대 고대역폭메모리)을 처음으로 탑재한다. 또한 시높시스, 알파웨이브 등의 설계자산(IP)를 활용했다. 나아가 리벨리온은 리벨 칩 4개를 칩렛(기능별로 각 칩을 제작한 뒤 단일 칩에 붙이는 기술) 구조로 집적한 '리벨-쿼드' 제품도 개발 중이다. 이 경우 HBM3E도 4개 탑재되기 때문에 총 용량이 144GB로 확장되며, 대역폭을 4.8TB/s까지 구현할 수 있을 것으로 전망된다. 특히 리벨-쿼드는 차세대 데이터센터 솔루션으로 주목받는 CXL도 지원할 것으로 전망된다. CXL은 고성능 서버에서 CPU(중앙처리장치)와 함께 사용되는 GPU 가속기, D램, 저장장치 등을 효율적으로 활용하기 위한 차세대 인터페이스다. 각각의 인터페이스가 존재해 상호 간 통신이 어려웠던 기존 시스템과 달리, CXL은 PCIe(PCI 익스프레스)를 기반으로 다수의 장치를 하나의 인터페이스로 통합해 메모리의 대역폭 및 용량을 확장할 수 있다. 오진욱 CTO는 "리벨-쿼드와 연결할 수 있는 차세대 I/O(입출력장치) 칩은 CXL이 들어올 것"이라고 설명했다. 쿼드 이후 다양한 프로젝트들도 이미 구상돼 있는 것으로 알려졌다. 오진욱 CTO는 "쿼드 다음으로는 리벨과 CPU 클러스터를 연결하는 등 새로운 칩을 개발할 예정"이라며 "적용처 확장을 위해 더 고성능의 다른 칩들을 붙이는 작업들을 많이 하고 있다"고 밝혔다. 한편 리벨리온은 지난달부터 국내 또 다른 AI반도체 기업 사피온과의 합병을 추진하고 있다. 이와 관련 오진욱 CTO는 "양사 합병은 아직 진행 중이고, 양사 간 시너지를 낼 수 있는 제품에 대해서도 아직 확실한 답변은 없는 상황"이라며 "리벨을 중심으로 삼성전자와 최대한 협력하는 게 지금의 계획"이라고 답변했다.

2024.07.09 16:35장경윤

ISC, NPU용 신규 테스트 소켓 출시…美 AI 시장 공략

아이에스시(ISC)는 인공지능(AI) 데이터센터와 스마트폰 시장을 겨냥한 새로운 NPU(신경망처리장치) 반도체 테스트 소켓인 'WiDER-Coax'를 선보였다고 9일 밝혔다. 이번 신제품은 특히 GPU와 비교해 전력 및 공간 효율성에서 우위를 점하는 NPU 칩셋을 위해 설계됐다. NPU는 GPU의 높은 가격과 공급 부족 문제를 해결할 수 있는 대안으로 최근 애플·구글·화웨이·퀄컴 등 글로벌 대기업이 AI 스마트폰용 칩으로 개발 및 채택하면서 그 중요성이 부각되고 있다. 아이에스시는 이러한 시장의 변화와 수요를 선제적으로 파악하여 AI NPU 테스트 소켓 개발에 주력해 왔다. 신제품 'WiDER-Coax'는 고속 신호 테스트 중 신호 왜곡 없이 우수한 데이터 전송 속도를 갖췄으며, 기존 핀 소켓 대비 뛰어난 주파수 테스트 성능을 제공한다. 이러한 기술 혁신을 바탕으로 아이에스시는 기존 AI 반도체 고객사뿐만 아니라 ASIC 분야로의 고객 다변화와 매출 성장을 기대하고 있다. 한편 아이에스시는 내년부터 늘어날 것으로 예상되는 HBM 양산 테스트 솔루션 수요에 대비하는 전담 조직도 개설했다. 아이에스시 관계자는 "AI 시장의 지속적인 성장과 함께 자체 칩 개발을 원하는 엔드 유저들의 수요가 폭증함에 따라 ASIC 시장에서의 입지 확대가 예상되고 있으며 HBM 역시 현재는 테스트 수요가 작지만 양산 파이널 테스트 수요가 내년부터 늘어날 것이라고 본다”며 “AI 반도체 테스트 솔루션 시장에서도 ISC만의 뛰어난 기술력을 바탕으로 매출 성장에 힘쓰겠다”고 강조했다.

2024.07.09 14:34장경윤

삼성전자, 차세대 메모리 테스터 도입...엑시콘·네오셈에 '러브콜'

삼성전자가 최근 복수의 협력사들로부터 메모리 패키징용 차세대 테스트 장비를 도입한 것으로 파악됐다. 올 하반기 장비에 대한 평가가 진행될 예정으로, 상용화 시 테스트 공정의 생산효율성을 크게 높일 수 있을 것으로 관측된다. 8일 업계에 따르면 삼성전자는 지난달부터 엑시콘·네오셈 등 협력사들과 신규 메모리 테스터에 대한 퀄(품질)테스트에 돌입했다. 메모리 테스터는 반도체 패키징 공정에서 칩의 전기적 특성 및 기능을 최종적으로 검사하는 파이널 테스트(Final Test)에 쓰인다. 파이널 테스트는 칩을 평가하는 환경에 따라 저주파(Low-Frequency)와 고주파(High-Frequency) 순으로 진행된다. 이 중 고주파 평가가 전통적인 파이널 테스트에 해당하며, 메모리 테스터 역시 고주파 평가에 초점을 맞추고 있다. 저주파 평가는 별도의 소형 장비를 여러 대 도입해 진행해 왔다. 다만 이 경우, 더 많은 설비를 도입함에 따라 생산 효율성이 떨어진다는 문제점이 제기돼 왔다. 이에 삼성전자는 지난해 하반기 CLT(챔버형 저주파 테스트)라는 새로운 장비 컨셉을 고안하고, 엑시콘·네오셈 등에 메모리 테스터 개발을 요청했다. 저주파 평가용 소형 장비 효율을 극대화한 챔버 형태로 만들어 메모리 테스터에 결합하는 것이 주 골자다. 삼성전자의 요청을 받은 엑시콘·네오셈은 곧바로 장비 개발에 착수했다. 이후 지난달 말 기준으로 각각 데모 버전의 장비를 공급한 것으로 파악됐다. 신규 장비의 챔버는 약 1만1천 파라(para, 반도체 칩을 동시에 처리하는 단위)를 구현한 것으로 알려졌다. 기존 장비가 약 500 파라를 수용할 수 있었던 점을 고려하면, 제조라인 내 공간 및 운영비용을 효과적으로 절감하는 것이 가능해질 것으로 예상된다. 이번 장비 평가는 이르면 연내 마무리될 전망이다. 범용 메모리 제품의 경쟁력에서 생산 효율성이 가장 중요한 요소로 지목되는 만큼, 삼성전자도 적극적인 의지를 보이고 있는 것으로 전해진다. 업계 관계자는 "대형 챔버를 통해 파이널 테스트의 상세 공정을 통합하면 장비의 크기를 줄일 수 있어, 삼성전자가 협력사에 먼저 신장비 개발을 요청한 것으로 안다"며 "올 하반기 중에는 상용화에 대한 윤곽이 나올 것"이라고 밝혔다.

2024.07.08 15:47장경윤

  Prev 1 2 3 4 5 6 7 8 9 10 Next  

지금 뜨는 기사

이시각 헤드라인

원화 스테이블코인 활용 논의...2026년 제도권 진입 주목

쿠팡, 고객정보 유출 용의자 특정…저장장치도 회수

첫 여성 사장·자율주행 재점검…위기를 기회로 만드는 '정의선號'

미디어·콘텐츠 누적된 위기...방송산업 구조개편 기로

ZDNet Power Center

Connect with us

ZDNET Korea is operated by Money Today Group under license from Ziff Davis. Global family site >>    CNET.com | ZDNet.com
  • 회사소개
  • 광고문의
  • DB마케팅문의
  • 제휴문의
  • 개인정보취급방침
  • 이용약관
  • 청소년 보호정책
  • 회사명 : (주)메가뉴스
  • 제호 : 지디넷코리아
  • 등록번호 : 서울아00665
  • 등록연월일 : 2008년 9월 23일
  • 사업자 등록번호 : 220-8-44355
  • 주호 : 서울시 마포구 양화로111 지은빌딩 3층
  • 대표전화 : (02)330-0100
  • 발행인 : 김경묵
  • 편집인 : 김태진
  • 개인정보관리 책임자·청소년보호책입자 : 김익현
  • COPYRIGHT © ZDNETKOREA ALL RIGHTS RESERVED.