검색 - IT세상을 바꾸는 힘 지디넷코리아

삼성 파운드리 '2세대 2나노' 공정 본격화...외부 고객사 확보 첫 발

삼성전자가 차세대 파운드리 경쟁력 회복을 위한 준비에 나섰다. 최근 2세대 2나노(SF2P) 공정에 대한 기초 설계를 완료하고, 협력사들과 고객사 유치를 위한 프로모션에 돌입했다. 삼성전자는 지난해 에이디테크놀로지, Arm, 리벨리온과 협력 개발하기로 공개한 차세대 AI 컴퓨팅 칩렛 플랫폼도 최근 SF2P 공정을 채택한 것으로 파악됐다. 내부 고객사인 시스템LSI의 차세대 모바일 AP(애플리케이션 프로세서)를 제외하면 첫 활용 사례다. 27일 업계에 따르면 삼성전자 파운드리와 디자인하우스(DSP) 기업들은 최근 SF2P 공정에 대한 프로모션을 본격화했다. SF2P 공정, 외부 고객사 유치 준비 마무리…설계 키트도 곧 완성 SF2P는 삼성전자가 내년 양산을 목표로 한 2세대 2나노 공정이다. 올 하반기 양산될 예정인 1세대 2나노(SF2) 공정 대비 성능은 12% 향상됐으며, 소비 전력은 25%, 면적은 8% 줄일 수 있다는 게 삼성전자의 설명이다. 그동안 삼성전자와 DSP 협력사들은 잠재 고객사들과 SF2P 공정 수주에 대한 물밑작업을 진행해 왔다. 내부 고객사인 시스템LSI와도 SF2P 공정 기반의 차세대 모바일 AP(애플리케이션 프로세서) 설계 및 양산을 준비하고 있다. 나아가 올 2분기에는 외부 고객사들을 대상으로 SF2P 공정에 대한 프로모션에 나서기 시작했다. PDK(공정 설계 키트) 등 칩 설계를 위한 기본 준비가 마무리됐다는 판단에서다. PDK는 파운드리 기업이 고객사인 팹리스에 제공하는 소프트웨어다. 특정 공정 기반에 맞춰 칩 설계가 가능하도록 회로 도면과 특성, 시뮬레이션 도구 등 다양한 정보를 포함하고 있다. SF2P 공정의 PDK는 현재 0.9 버전까지 제작됐다. 통상 반도체 업계에서는 1.0 버전이 제작돼야 외부 고객사에 배포가 가능한 것으로 본다. SF2P 공정의 PDK 1.0 버전은 다음달에 개발될 것으로 알려졌다. 반도체 업계 관계자는 "SF2P 공정에 대한 제반 기술들이 갖춰지면서, 최근 삼성전자와 DSP 기업들이 SF2P 공정에 대한 수주 프로젝트를 진행하기 시작했다"며 "올해 삼성전자와 2나노 칩을 설계하려는 고객사들은 대부분 SF2P 공정을 쓰게될 것"이라고 설명했다. AI CPU 칩렛 플랫폼도 SF2P 공정 채택 실제로 삼성전자 SF2P 공정은 상용화 궤도에 오르고 있다. 삼성전자 파운드리 사업부와 DSP 기업 에이디테크놀로지, IP(설계자산) 기업 Arm, 국내 AI 반도체 팹리스인 리벨리온이 협력 개발하는 'AI CPU 칩렛(Chiplet) 플랫폼'이 최근 SF2P 공정을 채택한 것으로 파악됐다. 해당 프로젝트는 리벨리온의 AI 반도체 '리벨(REBEL)'에 에이디테크놀로지가 설계한 CPU 칩렛을 통합하는 것이 주 골자다. CPU 칩렛은 Arm의 '네오버스 컴퓨팅 서브 시스템(Arm Neoverse Compute Subsystems) V3'를 기반으로 설계되며, 삼성전자의 2나노 공정을 통해 양산된다. 칩렛은 각기 다른 기능을 가진 반도체를 제조하고 하나의 칩으로 이어붙이는 최첨단 패키징 기술로, 복잡한 구성의 칩을 보다 효율적으로 제조할 수 있다는 장점이 있다. 해당 프로젝트는 지난해 9월 말 첫 공개됐다. 당시 참여 기업들은 삼성전자의 2나노 공정을 활용하기로 했으나, 구체적으로 어느 세대의 공정을 채택할 지는 확정하지 않았다. 그러나 이들 기업은 최근 SF2P 공정 채택을 확정하고 기술 개발에 돌입했다. 프로젝트 일정이 당초 예상보다 다소 지연되면서, 시기적으로 SF2P 공정을 활용하는 것이 더 적절하겠다는 판단이 작용한 것으로 풀이된다. 업계 또 다른 관계자는 "아직 구체적인 양산 사례가 있는 것은 아니지만, 삼성전자가 내부적으로 SF2P 공정에 대한 수율과 성능에 자신감을 드러내고 있는 것으로 안다"며 "삼성전자 파운드리에서도 DSP 기업들에게 SF2P 공정에 대한 프로모션을 적극 권장하고 있다"고 말했다.

2025.06.27 10:48장경윤 기자

퀄리타스반도체, UCIe 2.0 규격 인터페이스 IP 개발 성공

국내 IP(설계자산) 업체 퀄리타스반도체가 UCIe(Universal Chiplet Interconnect Express) 표준 ver2.0을 지원하는 IP개발을 성공적으로 완료했다고 10일 밝혔다. 이번에 개발된 UCIe PHY IP는 송수신 채널 총 32개를 통해 최대 512Gbps(56GB/s) 전송 속도를 제공하며 고대역폭·저지연 특성을 구현해 칩렛(Chiplet) 간 고속 데이터 전송에 최적화된 성능을 발휘한다. 특히, 32개 채널 전체의 패키지 전송 트레이스 폭이 약 1mm 수준으로 매우 좁아, 기존 PCI Express 등 고속 인터페이스 대비 월등한 전송 밀도를 제공한다. 이로 인해 해당 IP는 고성능 AI 가속기, 데이터센터용 SoC, 네트워크 및 서버 시스템 등 차세대 고집적 반도체 설계에 필수적인 Die-to-Die 인터커넥트 기술로 주목받고 있다. 퀄리타스반도체는 단순한 IP 설계를 넘어, 패키지 및 테스트 보드를 직접 설계하고 실리콘 수준에서의 검증까지 독자적으로 수행했다. 고속 측정 기술과 테스트 기반 모델링을 바탕으로, 복잡한 칩 설계 환경에서의 성능 예측 및 품질 확보에 필수적인 종단 간 검증 체계를 사내 랩을 통해 구축한 점이 강점이다. 또한 고속,고집적 인터페이스의 구현을 위해, 국내 최고 수준의 패키지 기술력을 보유한 하나마이크론과 협력해, UCIe 전용 스탠다드 및 어드밴스드 패키징 기술을 구현했다. 이번 프로젝트에서도 높은 난이도의 설계 요건을 충족하는 실물 패키지를 제조하여 제공함으로써, 설계 사양에 최적화된 결과물을 구현하는 데 성공했다. UCIe는 다양한 이종 칩렛 간 고밀도 데이터 연결을 가능케 하는 기술로, 기존 인터페이스와는 달리 패키지 및 보드 환경에 최적화된 설계 대응력이 핵심이다. 이번 IP 개발은 퀄리타스반도체가 주관기관으로 참여 중인 'ICT 융합산업혁신기술개발사업 – 인공지능 및 자동차 SoC용 칩렛 인터페이스 IP 개발' 과제의 일환으로, 2023년부터 수행된 3개년 연구 성과에 기반해 이뤄졌다. 김두호 퀄리타스반도체 대표는 “UCIe는 글로벌 반도체 업계뿐 아니라 많은 고객사들이 높은 관심을 보이는 차세대 칩렛 인터페이스 표준”이라며 “이번 IP는 실리콘 기반 검증을 통해 당사의 기술력과 상용 공정에서의 구현 가능성을 입증한 대표적 성과로, 앞으로도 고객 맞춤형 고속 인터페이스 솔루션을 지속 확대해 나갈 계획”이라고 말했다.

2025.06.10 17:36전화평 기자

에이직랜드, 디노티시아와 칩렛 국책 과제 선정

에이직랜드가 첨단 칩렛(Chiplet) 설계 기술력과 CFaaS 사업의 토대를 마련하며 기술 성장성과 수익성 모두를 강화하고 있다. 주문형반도체(ASIC) 디자인 솔루션 전문기업 에이직랜드는 'AI 반도체 데이터 처리 효율성 증대를 위한 칩렛(Chiplet) 기반 인터페이스 기술 및 거대 AI 칩렛 반도체 모듈 기반 검증기술 개발' 국책과제에 공동연구기관으로 최종 선정됐다고 5일 밝혔다. 과학기술정보통신부와 정보통신기획평가원(IITP)이 주관하는 이번 과제는 총 사업비 175억원 규모로, 에이직랜드는 공동연구기관으로서 주관기관인 디노티시아와 함께 과제를 수행한다. 최근 글로벌 빅테크 기업들을 중심으로 칩렛 기반의 고성능 반도체 설계가 빠르게 확산되고 있으나, 국내 중소 팹리스(반도체 설계전문) 기업들은 여전히 기술 접근성 및 활용성에서 어려움이 따른다. 칩렛은 설계 유연성과 수율 향상에 강점을 가진 기술이지만, 대부분 각 기업별로 독자 개발돼 있어 표준화된 IP 형태로 재사용하기 어렵다. 이로 인해 중소기업은 전체 칩을 직접 개발해야 하는 부담은 물론, 고속 인터페이스 설계와 검증에 따르는 비용과 복잡도까지 고스란히 감당해야 하는 실정이다. 이번 과제는 이러한 문제를 해결하기 위해 UCIe 2.0 기반 칩렛 인터페이스와 2.5D CoWoS 패키징 기술을 중심으로, 칩렛 기반 시스템 구현에 필요한 기술 전반을 확보하는 것이 목표다. 특히, 에이직랜드는 본 과제에서 ▲I/O 허브 칩렛 아키텍처 검증 ▲백엔드(Back-End) 개발 ▲인터포저 소재 및 구조 설계 ▲패키지의 신호·전력 무결성(SI/PI) 검토 및 칩 검증 지원 등 인터페이스 및 패키징 기술 개발을 주도한다. 칩렛 인터페이스 기술은 기존 단일 칩을 기능별로 분리해, 개별 칩들이 더 효율적으로 상호작용할 수 있도록 연결하는 기술로, 고성능·저전력 AI 컴퓨팅 시스템 구축의 핵심 기반으로 주목받고 있다. 턴키형 플랫폼 사업 CFaaS 강화 또한 에이직랜드는 이번 과제를 통해 디노티시아와 협력해 칩렛 기반 턴키형 플랫폼 사업 'CFaaS(Chiplet Foundry-as-a-Service)'를 본격화할 계획이다. 해당 서비스는 팹리스 고객이 보유한 Core 설계를 기반으로 I/O 칩렛, 인터페이스 IP, 고급 패키징, SDK 등 개발 전 과정을 통합 지원하는 원스톱 솔루션 형태로 제공된다. 이를 통해 에이직랜드는 개발주기 단축, 비용 절감, 성능 최적화 등 고객 가치를 제고할 것으로 기대된다. 이에 발맞춰 에이직랜드는 대만 R&D센터를 통해 3나노·5나노 선단공정 및 CoWoS 패키징 기술을 내재화하고 있으며, 지난 4월 '온디바이스 AI 최적화 칩렛 기반 허브 SoC 개발' 과제에도 선정되는 등 반도체 기술력과 전문성, 양 측면에서 두각을 나타내고 있다. 에이직랜드 이종민 대표는 “칩렛 중심으로 재편되는 반도체 산업 환경 속에서, 기술 차별성과 사업 실행력을 동시에 확보하고 있다”며 “이번 과제를 기반으로 CFaaS 플랫폼 사업을 추진해 반도체 차세대 반도체 시장을 선도하겠다”고 말했다.

2025.06.05 08:53전화평 기자

에이직랜드, AI 허브용 칩렛 기반 SoC 개발 국책과제 수주

주문형반도체(ASIC) 디자인 솔루션 전문기업 에이직랜드는 과학기술정보통신부와 정보통신기획평가원(IITP)이 주관하는 '온디바이스 AI 최적화 칩렛 기반 허브 SoC 개발' 과제를 수주했다고 19일 밝혔다. 이번 과제는 총 사업비 100억원 규모로, 에이직랜드는 약 3년 9개월간 주관기관인 수퍼게이트와 공동연구기관인 고려대학교 산학협력단과 함께 온디바이스에 최적화된 칩렛(Chiplet) 기반 고성능·저전력 허브 SoC 및 SDK(소프트웨어 개발 키트) 개발을 최종 목표로 한다. 국내 최초로 AI 허브용 칩렛 기반 SoC를 개발하는 국책과제에서 에이직랜드는 Arm 토탈 디자인 파트너로서, SoC 아키텍처 설계부터 검증, 반도체 생산을 위한 설계 데이터 전환(Tape-Out)과 칩 제조(Fab-Out), 패키지 설계 및 초기 테스트에 이르기까지 반도체 개발의 전 과정을 담당할 예정이다. 과제 주요 특징으로 에이직랜드는 '국내 최초로 Arm의 네오버스 컴퓨트 서브시스템 N2 (CSS N2)' 플랫폼을 적용해 SoC의 기반을 구축할 계획이다. 특히 네오버스 CSS N2는 고성능, 저전력, 확장성 측면에서 글로벌 반도체 시장에서도 전략적 활용도가 높은 구조로 평가받고 있으며, 여기에 국제 기술 표준인 UCIe 인터페이스를 적용해 하드웨어 간 상호 운용성과 확장성까지 높일 예정이다. 또한 에이직랜드는 다른 기능을 가진 칩들을 하나로 통합하는 칩렛 기술을 적용함으로써 개발 공정과 개발 주기가 다른 이종 프로세서를 경제적이고 신속하게 이식할 수 있는 허브 SoC HW 기술을 확보 가능하다고 밝혔다. 이를 통해 향후 중소 팹리스 기업은 개발 비용과 시간을 절감할 수 있으며, 시장 요구사항 따라 신속하게 대응할 수 있는 개발환경을 마련할 수 있을 것으로 기대된다. 이종민 에이직랜드 대표는 “칩렛 기반 AI 허브 SoC는 단순한 기술 개발을 넘어 팹리스 생태계 전반을 뒷받침할 수 있는 플랫폼이자 인프라”라며 “Arm CSS N2 기반 SoC를 국내 최초로 구현하는 이번 과제를 통해, 국내 팹리스 기업의 글로벌 도약을 실현할 수 있도록 반도체 생태계 조성에 앞장서겠다”고 밝혔다. 한편 에이직랜드는 최근 수퍼게이트와 105억원 규모의 AI VPU(비전 프로세싱 유닛) 턴키 계약을 체결하며 온디바이스 AI 생태계 확장에 박차를 가하고 있다.

2025.05.19 09:23장경윤 기자

세미파이브, 창립 5년만에 매출 1천억원 돌파…"맞춤형 칩 설계로 성장"

맞춤형 반도체 설계 전문 기업 세미파이브는 창립 5년 만에 1천억원 이상의 매출을 달성했다고 26일 밝혔다. 2024년 연결기준 매출액은 1천118억원으로 전년(713억원) 대비 약 57%(56.8%) 증가했다. 또한, 수주 기준으로는 1천238억원으로 전년(870억원) 대비 약 42%(42.3%) 성장하며 견고한 성장세를 이어가고 있다. 세미파이브가 독자적으로 구축한 설계 플랫폼은 반도체 개발 비용·기간을 절반 이하로 줄일 수 있는 혁신적인 솔루션이다. 설계자산(IP) 재사용과 자동화 솔루션을 통해 설계 효율성을 크게 높일 수 있다는 것이 기존 디자인 하우스와 근본적으로 차별화되는 주요 경쟁력이다. 특히 AI 반도체 수요가 급속히 확대됨에 따라, 구글, 메타와 같은AI 업체들이 브로드컴, 미디어텍 등과 협력해 자체 칩 개발에 집중하고 있는 가운데, 저비용·저리스크로 효율성을 극대화할 수 있는 세미파이브의 설계 플랫폼 솔루션이 국내외 다양한 고객들로부터 큰 주목을 받고 있다. 국내외 주요 반도체 기업들이 세미파이브 플랫폼을 기반으로 전용 반도체를 개발하고 있으며, 이미 양산을 완료했거나 착수 예정이다. 현재도 신규 프로젝트가 지속적으로 확대되고 있으며, 이에 따라 양산 매출의 지속적인 성장 모멘텀도 확보했다. 특히 ▲퓨리오사AI ▲리벨리온 ▲하이퍼엑셀 ▲모빌린트 ▲엑시나 등 탄탄한 기술력을 갖춘 국내 AI 반도체 팹리스 기업들과 지속적으로 협력하며, 맞춤형 AI 반도체 시장에서 주도적인 역할을 강화하고 있다. 또한 작년부터 국내뿐만 아니라 미국, 중국 등 해외 고객을 확보하며 글로벌 사업 확장을 가속화하고 있다. 세미파이브는 그간 AI 추론(AI Inference), 지능형 사물인터넷(AIoT), 고성능 컴퓨팅(HPC) 3개의 SoC 플랫폼을 개발했으며, 10건 이상의 빅다이(Big Die) 반도체 프로젝트 테이프아웃(Tape-out)도 성공적으로 완료했다. 한편 세미파이브는 IP 역량 강화를 위해 2022년 글로벌 IP 회사인 아날로그 비츠(Analog Bits)를 자회사로 인수했다. Analog Bits는 저전력 혼합 신호(Low-Power Mixed Signal) IP 분야의 글로벌 선도 사업자로서 클로킹(Clocking), 센서(Sensors), 서데스(SERDES) 등 핵심 IP를 TSMC, 삼성 파운드리, 인텔 등 전 세계 주요 파운드리 생태계에 공급하고 있다. 칩렛 분야에서 소프트웨어 개발부터 시스템 엔지니어링까지 칩 설계를 위한 '엔드-투-엔드'를 모두 경험해본 점 또한 세미파이브의 차별화된 강점이다. 세미파이브는 급변하는 AI 반도체 시장의 수요에 선제적으로 대응하기 위해 ARM 아키텍처 기반의 CPU 칩렛 플랫폼인 '프리미어(Premier)' 개발에 박차를 가하고 있다. '프리미어'는 시높시스의 UCle 고속 인터페이스, 오픈엣지테크놀로지의 LPDDR6 메모리 인터페이스 등 다양한 IP를 활용하는 고성능 플랫폼으로 삼성 파운드리의 첨단 4나노 공정(SF4X)을 활용한다. 최근 AI 테크 기업들의 칩렛 기반 전용 반도체 수요가 증가하는 가운데, 세미파이브는 확보한 IP 자산 및 내재화된 기술력을 바탕으로 검증된 솔루션을 제공해 고객들이 원하는 반도체를 저비용, 저리스크로 최단 시간 내에 개발할 수 있도록 플랫폼을 고도화하고 있다. 조명현 세미파이브 대표는 “단 5년 만에 매출 1천억 원을 돌파한 것은 이례적이고 주목할 만한 성과”라며 "급성장하는 AI 반도체 생태계에서 맞춤형 반도체(ASIC) 시장은 핵심 축으로 자리 잡을 것"이라고 말했다. 그는 이어 "'맞춤형 반도체의 새로운 글로벌 허브'라는 창업 비전 아래, 저비용·고효율 설계 플랫폼 선두주자로서 카테고리 리더십을 강화하고 글로벌 시장을 적극 공략할 것”이라고 덧붙였다.

2025.03.26 10:01장경윤 기자

보스반도체, 유럽 자동차 OEM과 'ADAS 칩렛' 반도체 개발 계약

보스반도체가 최근 유럽의 자동차 회사와 차세대 자율주행 시스템을 위한 ADAS(첨단 운전자 지원 시스템) 칩렛 반도체 개발 계약을 체결했다고 12일 밝혔다. 이번 협력을 통해 해당 반도체의 아키텍처 설계부터 차량 시스템 검증 및 ADAS AI 소프트웨어 최적화까지 전 과정에 걸쳐 공동 개발이 진행될 예정이다. 보스반도체의 Eagle-N(자동차용 칩렛 AI 가속기)과 Eagle-A(독립형 ADAS 반도체)를 함께 칩렛 시스템으로 구성해 고객의 차량용 차세대 시스템에 사용하는 것을 목표로 한다. 박재홍 보스반도체 대표는 "이번 대형 선도 고객사와의 ADAS 칩렛 반도체 개발 계약은 보스반도체의 제품 양산을 위한 매우 큰 성과"라며 "당사의 이글(Eagle) 칩렛 반도체 제품군은 저가형부터 중급형, 고급형 등의 차량용 ADAS 시스템에 모두 사용될 수 있도록 성능, 비용 효율성, 전력 효율성, AI 소프트웨어 최적화 등에 있어 모두 경쟁력을 갖췄다"고 밝혔다. 자동차 산업에서 ADAS 솔루션은 차량 안전성을 높이고 자율주행 기술을 지원하는 핵심 요소로 자리 잡았다. 특히, 자율주행 기술이 레벨 2 이상으로 발전함에 따라 실시간 데이터 처리를 위한 고성능·에너지 효율적 반도체에 대한 수요가 급증하고 있다. 그러나 기존 단일 반도체 패키지 방식은 확장성, 유연성, 비용 경쟁력 및 성능 최적화 측면에서 한계가 있다. 반면 칩렛(Chiplet) 기반 아키텍처는 모듈형 설계로 특정 ADAS 기능에 맞춰 소형·저비용 칩을 여러 개 사용할 수 있어 단일 반도체 패키지의 문제점을 극복할 수 있는 솔루션으로 각광받고 있다. Eagle-N은 보스반도체의 첫 번째 제품으로, 업계 최초의 자동차용 칩렛 AI 가속기 반도체로 최대 250TOPS의 NPU(신경망 처리 장치) 성능을 갖추고 있다. 현재 여러 글로벌 고객사와 샘플 검증을 논의하고 있으며, 2026년 양산을 목표로 한다. 차기 제품인 Eagle-A는 독립형 ADAS 반도체로 카메라·라이다(LiDAR)·레이더(Radar) 통합 센싱이 가능하며, 강력한 AI NPU 프로세서와 고성능 CPU·GPU를 갖추고 있다. 샘플 출시는 2027년 1분기, 양산은 2028년이 목표다. Eagle ADAS 칩렛 반도체 제품군은 1개의 Eagle-A와 복수의 Eagle-N을 결합해 유연하고 확장 가능한 시스템으로 다양한 차량에 탑재, 자율주행 레벨 2~4를 모두 구현할 수 있다.

2025.03.13 06:00장경윤 기자

보스반도체, 유럽 자동차 OEM과 'ADAS 칩렛' 반도체 개발 계약

보스반도체가 최근 유럽의 자동차 회사와 차세대 자율주행 시스템을 위한 ADAS(첨단 운전자 지원 시스템) 칩렛 반도체 개발 계약을 체결했다고 12일 밝혔다. 이번 협력을 통해 해당 반도체의 아키텍처 설계부터 차량 시스템 검증 및 ADAS AI 소프트웨어 최적화까지 전 과정에 걸쳐 공동 개발이 진행될 예정이다. 보스반도체의 Eagle-N(자동차용 칩렛 AI 가속기)과 Eagle-A(독립형 ADAS 반도체)를 함께 칩렛 시스템으로 구성해 고객의 차량용 차세대 시스템에 사용하는 것을 목표로 한다. 박재홍 보스반도체 대표는 "이번 대형 선도 고객사와의 ADAS 칩렛 반도체 개발 계약은 보스반도체의 제품 양산을 위한 매우 큰 성과"라며 "당사의 이글(Eagle) 칩렛 반도체 제품군은 저가형부터 중급형, 고급형 등의 차량용 ADAS 시스템에 모두 사용될 수 있도록 성능, 비용 효율성, 전력 효율성, AI 소프트웨어 최적화 등에 있어 모두 경쟁력을 갖췄다"고 밝혔다. 자동차 산업에서 ADAS 솔루션은 차량 안전성을 높이고 자율주행 기술을 지원하는 핵심 요소로 자리 잡았다. 특히, 자율주행 기술이 레벨 2 이상으로 발전함에 따라 실시간 데이터 처리를 위한 고성능·에너지 효율적 반도체에 대한 수요가 급증하고 있다. 그러나 기존 단일 반도체 패키지 방식은 확장성, 유연성, 비용 경쟁력 및 성능 최적화 측면에서 한계가 있다. 반면 칩렛(Chiplet) 기반 아키텍처는 모듈형 설계로 특정 ADAS 기능에 맞춰 소형·저비용 칩을 여러 개 사용할 수 있어 단일 반도체 패키지의 문제점을 극복할 수 있는 솔루션으로 각광받고 있다. Eagle-N은 보스반도체의 첫 번째 제품으로, 업계 최초의 자동차용 칩렛 AI 가속기 반도체로 최대 250TOPS의 NPU(신경망 처리 장치) 성능을 갖추고 있다. 현재 여러 글로벌 고객사와 샘플 검증을 논의하고 있으며, 2026년 양산을 목표로 한다. 차기 제품인 Eagle-A는 독립형 ADAS 반도체로 카메라·라이다(LiDAR)·레이더(Radar) 통합 센싱이 가능하며, 강력한 AI NPU 프로세서와 고성능 CPU·GPU를 갖추고 있다. 샘플 출시는 2027년 1분기, 양산은 2028년이 목표다. Eagle ADAS 칩렛 반도체 제품군은 1개의 Eagle-A와 복수의 Eagle-N을 결합해 유연하고 확장 가능한 시스템으로 다양한 차량에 탑재, 자율주행 레벨 2~4를 모두 구현할 수 있다.

2025.03.13 06:00장경윤 기자

DMS, 유리기판용 습식 세정장비 개발…하반기 공급 목표

디스플레이·반도체 장비기업 디엠에스(DMS)는 최근 차세대 기술로 주목받고 있는 유리기판용 TGV(유리관통전극) 공정에 최적화된 신규 장비를 개발하고 주요 고객사들과 협력을 강화하고 있다고 12일 밝혔다. 유리기판은 최근 반도체 미세화 한계를 극복하기 위한 칩렛(Chiplet) 기술의 핵심 요소로 떠오르고 있다. 칩렛기술이란 하나의 기판 위에 여러 종류의 반도체 칩들을 레고 블록을 조립하듯 연결하는 방식으로, 대면적에서 생산이 가능하고 비용 효율성, 낮은 전력소비, 미세 회로 구현의 우수성이라는 장점을 갖추고 있다. 다만 유리기판과 관련한 장비와 공정기술의 표준화는 아직 이루어 지지 않았다. 기존 유리 패널을 다뤄온 디스플레이 장비와 달리, 반도체용 유리기판은 더욱 미세한 패턴을 구현해야 하므로 높은 수준의 균일도 확보와 파티클(미세 오염물) 관리가 필요하다. 동시에 유리기판을 파손 없이 정밀하게 처리할 수 있는 장비개발이 요구되고 있다. DMS는 이러한 기술적 한계를 극복하기 위해 반도체와 디스플레이 장비 기술을 융합해, 기존 패널 장비의 한계를 넘어서는 독자적이고 차별화된 솔루션을 적용했다. 이를 통해 안정적인 유리기판 핸들링 기술을 확보하고, 초정밀 미세 패턴 구현을 위한 균일도와 파티클 관리에 중점을 둔 장비를 개발했다. DMS가 개발한 유리기판 습식장비는 적은 약액 사용량에도 높은 반응 속도와 균일도를 구현할 수 있으며, 양면 및 단면 공정을 선택적으로 수행할 수 있도록 설계돼 다양한 유리기판 제조 공정에 유연하게 대응할 수 있다. 더불어, 다수의 약액을 한 공간에서 처리할 수 있는 기능을 갖추어 공간 활용도 측면에서도 우수하다는 장점을 지닌다. 특히 현재 요구되는 선폭 보다 더욱 미세한 패턴을 구현할 수 있어 향후 유리기판의 선폭 미세화에도 효과적으로 대응할 수 있을 것으로 기대된다. DMS는 해당 장비를 올 하반기 공급목표로 고객과 논의 중이다. DMS 관계자는 "DMS는 과거 디스플레이 시장에서 HDC(High Density Cleaner)를 개발해 장비의 표준화를 주도 했던 이력이 있다"며 "이번 유리기판 장비 개발을 통해 다시 한번 업계 표준이 될 것"이라고 밝혔다.

2025.03.12 14:10장경윤 기자