검색 - IT세상을 바꾸는 힘 지디넷코리아

ZDNet 검색 페이지

'칩렛'통합검색 결과 입니다. (41건)

태그
기간
- 3개월
- 1년
- 1년 이전

재검색

램리서치, 첨단 패키징 시대 준비..."칩렛·HBM서 적용 확장"

램리서치가 최첨단 패키징용 증착 장비로 로직 및 메모리반도체 시장을 공략한다. 해당 장비는 3D 패키징 성능 및 안정성을 동시에 향상시킬 수 있는 기능이 장점으로, 특히 차세대 HBM(고대역폭메모리)에 하이브리드 본딩이 적용되는 시기에 맞춰 적용처가 확대될 것으로 기대된다. 램리서치는 14일 웨스틴 서울 파르나스에서 기자간담회를 열고 최첨단 패키징 분야에 적용 가능한 위한 최신 기술을 발표했다. 3D 등 첨단 패키징서 증착장비 수요 증가…"1년 이상 양산 적용 중" 이날 치핑 리 램리서치 글로벌 어드밴스드 패키징 기술 총괄은 램리서치의 첨단 패키징용 장비 제품군에 대해 소개했다. 첨단 패키징은 AI 가속기, 최첨단 메모리 등 고성능 반도체에 필수적으로 활용되는 후공정 기술이다. 3D 패키징, HBM용 본딩 및 TSV(실리콘관통전극), 칩렛 등이 대표적인 사례다. 치핑 리 총괄은 "AI 산업 발전으로 더 높은 컴퓨팅 성능과 뛰어난 전력 효율성이 요구되면서, 최첨단 패키징 기술이 급속도로 발전하고 있다"며 "이에 램리서치는 벡터(VECTOR) TEOS 3D'를 출시해 1년 이상 최첨단 로직 및 메모리반도체 분야에 양산 적용하고 있다"고 설명했다. TEOS는 칩 표면에 절연막(SiO2)을 증착하는 데 사용되는 화학 소재다. 절연막은 각 칩의 전기적 간섭을 차단하는 역할을 맡고 있다. 최첨단 패키징 분야에서는 적절한 두께의 절연막 증착이 매우 중요해지고 있다. 여러 칩을 수직·수평으로 밀도 있게 집적하는 칩렛의 경우, 각 칩 사이의 공간을 정밀하게 채우거나 각 칩의 단차를 줄여야 하기 때문이다. 그렇지 않으면 칩 사이 빈 공간(보이드)이 생겨 칩 성능에 문제가 생길 수 있다. HBM에 하이브리드 본딩 도입 시 사업 확대 기회 차세대 HBM 등을 타깃으로 한 하이브리드 본딩에서도 마찬가지다. 하이브리드 본딩은 각 칩 표면을 구리 대 구리, 산화막 대 산화막으로 직접 수직 적층하는 기술이다. 그만큼 접합이 잘 되도록 고품질의 평탄한 절연막을 증착하는 기술이 필요하다. 박준흥 램리서치코리아 대표는 "여러 칩을 고밀도로 접합하는 최첨단 패키징의 특성 상, 단차를 줄이는 것이 이전보다 중요해졌다"며 "현재 벡터 TEOS 3D는 파운드리나 3D 패키징에 많이 쓰이지만, HBM 분야에서도 하이브리드 본딩이 도입되면 해당 장비의 적용처가 확장될 것"이라고 강조했다. 램리서치의 벡터 TEOS 3D는 나노미터(nm) 수준의 정밀도로 다이(Die) 사이에 최대 60마이크론 두께의 특수 유전체 필름을 증착할 수 있다. 또한 공정 중 웨이퍼를 고정하는 클램핑, 열 및 기계적 스트레스를 균일하게 분산시키는 페디스탈 기술로 증착 성능을 높였다. 쿼드 스테이션 모듈로 생산성도 높였다. 4개의 독립 스테이션으로 구성된 모듈형 설계를 적용해, 이전 세대 대비 약 70% 빠른 처리 속도와 최대 20%의 비용 절감을 실현할 수 있다는 게 램리서치의 설명이다. 박 대표는 "램리서치는 이전 전공정 분야에서 쌓아온 증착 기술을 응용해 벡터 TEOS 3D 장비를 새롭게 출시했기 때문에, 관련 경험이 굉장히 많다고 할 수 있다"며 "고객사들이 첨단 패키징 공정에서 겪는 크랙(깨짐), 워피지(휨) 등의 문제를 해결할 수 있는 장비"라고 말했다.

2025.11.14 14:59장경윤

공정의 한계 넘는다…국내 반도체 업계, '칩렛 전환' 가속

반도체 공정 미세화 경쟁이 한계에 다다르고 있다. 초미세 공정의 성능 향상 폭은 점점 줄어드는 반면, 생산 비용은 몇 배로 치솟고 있어서다. 이에 반도체 업계는 더 이상 '공정의 미세화'만으로 성능을 높이는 대신, 여러 기능별로 칩을 분리해 다시 하나로 결합하는 '칩렛(Chiplet)' 아키텍처에 주목하고 있다. 칩렛이 효율적이고 유연한 설계를 가능하게 하며, 새로운 반도체 혁신의 중심으로 떠오르고 있다. 5일 반도체 업계에 따르면, 국내외 주요 반도체 기업들이 미세공정의 한계를 돌파하기 위해 칩렛 기반 설계와 패키징 기술 확보에 속도를 내고 있다. 반도체 업계는 그동안 트랜지스터 크기를 줄여 성능을 높이는 공정 미세화 경쟁을 이어왔다. 그러나 3nm(나노미터, 10억분의 1m) 이하 공정부터는 성능 향상 대비 비용 증가폭이 지나치게 커지고, 수율도 떨어지는 구조적 문제가 드러나고 있다. 이에 국내 파운드리(반도체 위탁생산) 삼성전자는 기존 공정 수율 안정화에 집중하면서도, 칩렛 개발에 역량을 쏟아붇고 있다. 칩렛은 CPU, GPU, 메모리, I/O 등 기능별로 나뉜 칩(Die)을 하나의 패키지 안에서 고대역폭·저지연으로 연결해 동작시키는 방식이다. 모든 기능을 하나의 거대한 칩에 집적하는 기존 모놀리식(Monolithic) 구조보다 비용 효율이 높고, 설계 유연성이 크며, 수율도 개선된다. 특히 서로 다른 공정 노드를 조합할 수 있어, 성능과 비용의 균형을 극대화할 수 있는 현실적 대안으로 떠올랐다. 국내 팹리스·디자인하우스, 칩렛 주도권 경쟁 본격화 국내 반도체 산업에서도 AI 팹리스와 디자인하우스들이 칩렛 구조를 실제 제품에 적용하며 시장 경쟁에 뛰어들고 있다. 국내 AI 반도체 스타트업 리벨리온이 대표적인 예시다. 리벨리온은 차세대 칩 리벨(REBEL) 쿼드에 칩렛을 적용한다. 리벨 쿼드는 리벨 싱글 칩 4개를 하나의 패키지로 통합한 형태다. 2 PFLOPS(페타플롭스) 연산 성능, 144GB의 용량, 4.8TB/s 메모리 대역폭을 제공한다. 오진욱 리벨리온 CTO(최고기술책임자)는 최근 'SK AI 서밋' 세션 연사로 나서 차세대 칩인 리벨에 대해 “하나의 칩렛을 개발해 시장이나 고객 요구에 따라 개수를 조정해 붙이는 구조”라며 “고객 맞춤형 AI 가속기를 빠르게 조립할 수 있는 유연한 플랫폼을 목표로 한다”고 말했다. 이 외에도 퓨리오사AI, 넥스트칩 등 국내 팹리스가 차세대 칩에 칩렛 도입을 검토하고 있는 것으로 전해진다. 국내 디자인하우스(DSP) 업계도 칩렛 시대를 준비하고 있다. 먼저 세미파이브는 칩렛을 미래 3대 성장축 중 하나로 꼽고, 기술을 개발하고 있다. 특히 미국 반도체 기업 시놉시스와 협력해 4나노 기반 HPC 칩렛 플랫폼을 개발 중이다. 아울러 D2D(다이 간 통신) 기술을 활용한 칩렛 플랫폼을 하고 있으며, IPO(기업공개) 이후에는 북미 칩렛 IP(설계자산) 기술 기업까지 인수하며 시장을 공략할 계획이다. 조명현 세미파이브 대표는 최근 인터뷰에서 ““3D IC와 칩렛, D2D 인터페이스 분야에서 선도적인 경험을 쌓고 있다”고 밝혔다. 에이디테크놀로지의 경우 삼성 파운드리의 2나노 공정과 Arm 네오버스 CSS V3, 리벨리온의 AI 가속기 칩렛을 결합한 AI CPU 칩렛 플랫폼을 개발하고 있다. 또, 회사는 ADP 6 시리즈 플랫폼을 통해 HPC, 엣지서버, AI 시장 점유율을 끌어올린다는 방침이다. 박준규 에이디테크놀로지 대표는 “칩렛 기술을 통해 AI 데이터센터 제품뿐 아니라 고성능 네트워킹 제품으로 확장할 수 있다"며, "파운데이션 라이브러리와 메모리를 경쟁력 있게 개발해 칩렛 솔루션의 컴퓨팅 기능을 강화하고, 고객의 실리콘에 경쟁력을 더할 것"이라고 말했다. 코아시아세미는 리벨리온과 협력해 2.5D 실리콘 인터포저 기술을 적용한 차세대 칩렛 제품을 개발하고 있다. 가온칩스는 케이던스, 시놉시스 등 IP 업체들과 협력하며 칩렛에 대한 접근성을 확보한 상황이다. 한편 글로벌 시장조사기관 글로벌 인포메이션에 따르면 세계 칩렛 시장 규모는 지난 2024년 142억2천만달러(약 20조6천억원)에서, 2030년 941억7천만달러(약 136조4천242억원)까지 성장할 것으로 전망된다.

2025.11.05 16:59전화평

IPO 앞둔 세미파이브, 3D IC·빅다이·칩렛으로 미래 연다

국내 디자인하우스 세미파이브가 3D IC(적층형 반도체), 빅다이(Big Die), 칩렛(Chiplet) 등 신기술을 앞세워 차세대 반도체 설계 생태계의 주도권을 노린다. 연내 코스닥 상장을 목표로 글로벌 디자인하우스로의 도약을 선언한 세미파이브는 첨단 공정 기술 내재화와 해외 거점 확장을 병행하며 '챕터2' 성장 비전을 구체화하고 있다. 세미파이브는 지난 주 코스닥 상장을 위해 금융위원회에 증권신고서를 제출했다. 조명현 세미파이브 대표는 최근 지디넷코리아와의 인터뷰에서 이번 상장을 “챕터 1의 마무리이자 챕터 2의 시작”으로 규정했다. IPO를 통해 확보한 자금을 바탕으로 △신규 기술 선도 △글로벌 운영 체계 구축 △양산 매출 확대라는 세 가지 목표를 제시했다. 회사는 향후 2~3년 내 매출 2~3천억원 규모의 안정적인 이익 구조를 갖춘 '글로벌 톱티어 디자인하우스'로 자리매김한다는 청사진을 내놨다. 3D IC·빅다이·칩렛, 세미파이브의 삼각 성장 축 조 대표는 “새로운 길목 기술을 선도하는 것이 회사의 핵심 전략”이라며, 3D IC, 빅다이, 그리고 칩렛을 미래 성장의 3대 축으로 꼽았다. 빅다이는 말 그대로 '큰 칩'을 의미한다. 최근 하이퍼퍼포먼스 컴퓨팅(HPC)과 대규모 데이터센터용 반도체 수요가 폭증하면서, 하나의 칩 안에 더 많은 연산 코어와 메모리 인터페이스를 집적하려는 시도가 늘고 있다. 이 과정에서 다이 면적이 700~800㎟를 넘나드는 초대형 칩이 등장했다. 이는 미세공정에서 수율 저하와 발열, 전력 관리 등 고난도 기술 과제를 동시에 해결해야 하는 영역으로, 세미파이브는 자체 자동화 설계 기술과 레이아웃 최적화 역량을 기반으로 경쟁사 대비 우위를 확보하고 있다 조 대표는 삼성 DSP 생태계 내에서 “이 분야에 독보적 경험을 가진 유일한 회사”라고 자평했다. 3D IC는 메모리와 로직 웨이퍼를 수직으로 적층해 고성능·저전력을 동시에 구현하는 구조로, 기존 2.5D 패키징보다 훨씬 높은 효율을 제공한다. 세미파이브는 이미 세계 최초 수준의 3D IC 칩 설계에 착수했으며 국내외 협력망을 구축해 다양한 공정과 프로젝트에 대응하고 있다. 칩렛은 대형 반도체를 여러 개의 작은 칩 단위로 나누어 설계·조합하는 방식으로, 고성능 설계를 유지하면서도 비용과 개발 시간을 줄이는 혁신 기술이다. 세미파이브는 시놉시스와 협력해 칩렛 설계 플랫폼을 구축 중이다. 조 대표는 “3D IC가 수직 통합이라면 칩렛은 수평적 확장의 길”이라며 두 기술의 상호 보완적 발전을 강조했다. '교량 역할' 디자인 플랫폼으로 진화 세미파이브는 단순 설계 서비스를 넘어, '디자인 플랫폼'으로의 진화를 꿈꾸고 있다. 현재 회사는 3D IC 및 칩렛 설계 과정에서 메모리와 로직, 프로세스 단을 연결하는 '브릿지' 역할을 수행하며 프로젝트별 커스텀 설계뿐 아니라 향후 범용화 가능한 '레디메이드 브릿지 솔루션' 개발에도 착수했다. 조 대표는 “3D IC 시대에는 누가 로직과 메모리를 연결하느냐가 승부를 가른다”며 자사 플랫폼이 반도체 생태계의 새로운 표준이 될 것이라고 자신했다. 글로벌 시장·인력 전략 병행...”내년 양산 매출 50% 넘어설 것” 해외 시장은 인도와 베트남을 중심으로 저변을 넓힌다는 전략이다. 세미파이브는 IPO 자금으로 두 지역에 디자인하우스를 설립해, 빠른 스케일업과 인력 확보를 추진한다. 또 체코에는 자회사 '아날로그 비츠'를 통해 아날로그 설계팀을 두는 등 국내 인력난을 글로벌 네트워크로 보완하고 있다. 현재 세미파이브는 2나노급 네트워크 인터커넥트 칩, 차량용 AI 반도체 등 신규 프로젝트를 병행 중이다. 이를 통해 내년 매출 중 양산의 비중이 50%를 넘어설 것으로 보고 있다. 조 대표는 “내년부터 양산 매출 비중이 50%를 넘어설 것”으로 보고 있으며, 기술 중심의 성장과 효율화, 글로벌 신뢰 확보를 통해 “한국형 디자인하우스의 새로운 모델”을 제시하겠다는 포부를 드러냈다.

2025.10.28 17:10전화평

'칩렛 생태계' 조성 나선 텐스토렌트…韓 팹리스·LG도 합류

AI 반도체 스타트업 텐스토렌트가 최첨단 반도체 패키징 기술인 칩렛(Chiplet) 기술 확장을 주도한다. 올 하반기 공개한 개방형 칩렛 설계 생태계에 현재 전 세계 50여개의 기업·기관이 참여한 것으로 나타났다. 이 중에는 LG와 보스반도체, 코아시아세미, 스카이칩스 등 국내 시스템반도체 기업들이 참여하고 있다. 26일 업계에 따르면 캐나다 AI반도체 팹리스 텐스토렌트는 최근 개방형 칩렛 아키텍처를 목표로 하는 OCA(Open Chiplet Atlas) 생태계를 발표했다. 칩렛은 각기 다른 기능을 가진 반도체를 제조하고 하나의 칩으로 이어붙이는 최첨단 패키징 기술이다. 한 번에 칩 전체를 만드는 기존 모놀리식 방식 대비 수율 향상에 유리하며, 복잡한 구성의 칩을 보다 효율적으로 제조할 수 있다. 특히 AI용 고성능 반도체에서 수요가 증가할 것으로 전망된다. 이에 텐스토렌트는 칩렛 시장의 확대를 촉진하고자 최근 미국 샌프란시스코에서 OCA 생태계를 직접 발표했다. 해당 생태계는 물리계층(PHY), 프로토콜, 시스템, 소프트웨어 등 칩렛 구현을 위한 요소 전반을 상호운용 및 검증 가능하게 개발하는 것을 목표로 한다. 모든 기술에 대해 종속성이 없고, 라이센스 비용 및 로열티도 없다. 텐스토렌트는 "OCA는 다양한 공급업체의 칩렛 기술 간 완벽한 상호 운용성을 구현하도록 설계돼, 단일 패키지 내에서 진정한 '플러그 앤 플레이'를 구현한다"며 "또한 OCA는 일부 영역만을 다루지 않고 시스템 및 소프트웨어에 이르는 전체 구성을 다루고 있다"고 설명했다. 현재 OCA에는 전 세계 50여개의 기업 및 기관이 협력사로 참여하고 있다. 국내의 경우 LG와 보스반도체, 스카이칩스 등 팹리스, 코아시아세미 등 디자인하우스 기업들이 명단에 이름을 올렸다. 한편 텐스토렌트는 캐나다 소재의 AI 반도체 팹리스 기업이다. 반도체 설계 외에도 AI 및 개방형 명령어 아키텍처인 RISC-V IP(설계자산) 라이센싱 사업을 진행하고 있다. 텐스토렌트는 AMD, 테슬라를 거쳐 인텔 수석부사장을 역임한 CPU 분야 전문가 짐 켈러를 CEO로 두고 있다. 뛰어난 기술력 및 시장 잠재력을 인정받아, 삼성전자·LG전자· 현대차 등으로부터 투자를 받기도 했다.

2025.10.26 13:00장경윤

Arm "AI 시대, 전력 효율이 데이터센터 생존 키워드"

"인공지능(AI) 워크로드가 폭증하면서 전력 효율성이 데이터센터 산업의 핵심 과제로 부상했다. 현재 AI 서버 랙 한 대가 미국 가정 100가구 분량의 전력을 소비하다. 또 2030년까지 AI 연산을 위해 160GW(기가와트)의 추가 전력 공급이 필요할 것으로 예상된다." 21일 오전 서울 삼성동 'Arm 언락드 2025 서울' 행사장에서 에디 라미레즈 Arm 인프라 사업부 시장 진입 전략 부사장이 이렇게 설명했다. Arm은 지난 9월 중국 상하이를 시작으로 오는 11월까지 반도체 생태계가 형성된 전세계 주요 도시를 돌며 파트너사 사례와 Arm 기술을 소개하는 '언락드'(Unlocked) 행사를 진행중이다. 이날 오전 진행된 미디어 브리핑에서 에디 라미레즈 부사장은 "AI 하드웨어 혁신은 더 빠르고 효율적인 맞춤형 실리콘 설계에 달려 있다"며 "Arm은 한국을 포함한 전 세계 파트너들과 함께 전력 효율적인 AI 시대의 인프라를 만들어갈 것"이라고 말했다. Arm 네오버스 기반 서버용 칩 10억 코어 출하 Arm은 2019년 대형 클라우드 서비스 제공자와 데이터센터를 겨냥한 CPU IP '네오버스'(Neoverse)를 출시한 이후 AWS, 구글, 마이크로소프트, 오라클 등 주요 CSP(클라우드 서비스 사업자)의 서버에 10억 개 이상의 코어를 출하하는 성과를 거뒀다. Arm은 네오버스 플랫폼과 함께 Arm IP를 활용한 맞춤형 시스템반도체(SoC) 설계 기간을 단축하고 파트너 간 기술을 공유해 비용과 리스크를 줄이는 협력 모델인 'Arm 토털 디자인'(ATD) 프로그램도 진행하고 있다. 지난 주 미국에서 열린 'OCP 서밋 2025'에서는 리벨리온, 코아시아, 삼성전자 파운드리, 세미파이브 등 한국 기업들이 새로 합류해 현재 36개 글로벌 반도체 기업이 참여하고 있다. Arm, OCP 이사회 합류... 칩렛 기술도 제공 오픈컴퓨트프로젝트(OCP)는 개방형·오픈소스 기술 기반으로 데이터센터 하드웨어를 개발하기 위한 프로젝트로 구글·마이크로소프트·인텔·AMD 등 글로벌 IT 기업과 연구기관이 참여하고 있다. Arm은 이번 OCP 서밋 2025에서 AMD·엔비디아와 함께 오픈컴퓨트프로젝트(OCP) 이사회에 합류하는 한편, 서로 다른 제조사와 IP 기반 반도체 칩렛(조각)을 2.5차원/3차원으로 쉽게 통합할 수 있는 기반 시스템 칩렛 아키텍처(FCSA) 사양을 OCP에 제공하기로 했다. 에디 라미레즈 부사장은 "FCSA는 서로 다른 반도체 사이에 부팅, 보안, I/O 확장 등 상호 운용성을 강화할 수 있는 프로토콜 수준 표준화를 통해 다양한 제조사가 참여 가능한 벤더 중립적 생태계를 구축하는 것이 목표"라고 설명했다. 이어 "FCSA는 특정 칩 설계나 패키징 기술을 강제하지 않으며, CPU·가속기·메모리 등 이기종 연산 환경에서 통합을 도울 것"이라고 밝혔다. "韓 파트너사, 칩렛 기반 혁신의 핵심 축 될 것" 에디 라미레즈 부사장은 이날 한국 반도체 생태계의 중요성도 강조했다. 그는 "한국은 파운드리부터 ASIC(맞춤형반도쳬), 제3자 반도체 IP(지적재산권), 고급 패키징까지 공급망이 완비된 특이한 시장 중 하나"라고 평가했다. 이어 국내 팹리스 반도체 업체 리벨리온이 개발한 AI 추론 특화 반도체 '립프로그'(Leapfrog)를 예로 들며 "립프로그는 Arm의 네오버스 반도체 IP, 삼성전자 파운드리의 2나노급 제조 기술, 에이디테크놀로지의 칩렛 설계 기술 기반으로 구성된 ATD 협력의 대표적 성과"라고 설명했다. 그는 "한국 시장은 정부의 AI 전략 투자와 스타트업 성장세가 맞물려 Arm의 글로벌 AI 생태계 확장에 중요한 역할을 하고 있다"며 "한국 파트너사들은 칩렛 기반 맞춤형 실리콘 개발의 새로운 장을 여는 핵심 축이 될 것"이라고 강조했다.

2025.10.21 16:13권봉석

Arm, OCP 이사회 합류... 칩렛 표준화 기술 기여

Arm은 21일 개방형 데이터센터 표준을 주관하는 업계 단체인 오픈컴퓨트프로젝트(OCP) 이사회에 합류한다고 밝혔다. OCP는 개방형·오픈소스 기술 기반으로 데이터센터 하드웨어를 개발하기 위한 프로젝트로 구글·마이크로소프트·인텔·AMD 등 글로벌 IT 기업과 연구기관이 참여하고 있다. Arm은 OCP 네트워킹 프로젝트(OCP Networking Project) 산하 대규모 AI용 이더넷 기술 발전 협력체 ESUN에 합류하는 등 이미 펌웨어, 관리 가능성, 서버 하드웨어 설계 관련 OCP 워크스트림에서 활발히 활동하고 있다. Arm은 이번에 AMD, 엔비디아 등 주요 반도체 업체와 함께 OCP 이사회에 합류했으며 OCP에 참여하는 주요 기업과 AI 데이터센터를 위한 개방적이고 상호운용 가능한 설계 발전을 위해 노력할 예정이다. 모하메드 아와드 Arm 인프라 사업부 총괄은 "AI 경제는 컴퓨팅 인프라를 재편하고 있으며, 클라우드부터 엣지까지 전례 없는 성능과 효율성, 확장성을 요구하고 있다"고 설명했다. 이어 "현재 AI 전용 랙(rack) 시스템은 미국 100가구 수준의 전력을 소비하며 2020년 최고 슈퍼컴퓨터급 성능을 낸다. 이런 과제를 해결하려면 차세대 인프라와 함께 빠르게 진화하는 생태계 전반의 개방적 협력이 필수적"이라고 밝혔다. Arm은 OCP 이사회 합류와 함께 서로 다른 제조사와 IP 기반 반도체 칩렛(조각)을 2.5차원/3차원으로 쉽게 통합할 수 있는 기반 시스템 칩렛 아키텍처(FCSA) 사양을 OCP에 제공하기로 했다. Arm이 제안하는 FCSA는 특정 기업이나 프로세서 아키텍처, ISA에 종속되지 않는 개방형 프레임워크로 칩렛 설계 및 통합 기간 단축, 칩렛 재사용과 상호운용성 실현을 목표로 한다. Arm은 "Arm은 데이터센터 내 모든 배포 환경에서 AI를 효율적으로 확장할 수 있는 방안 마련에 주력하고 있다. OCP 이사회 합류와 FCSA 제공은 이러한 노력의 시작에 불과하다"고 밝혔다.

2025.10.21 11:15권봉석

코아시아세미, Arm 토탈 디자인 생태계 참여

국내 디자인하우스 코아시아세미가 영국 팹리스 반도체 기업 Arm 토탈 디자인(Total Design) 생태계에 공식 합류했다. 회사는 최근 미국 산호세에서 진행된 'OCP(Open Compute Project)' 행사에서 합류를 공식화했다고 17일 밝혔다. Arm 토탈 디자인은 Arm 네오버스 컴퓨팅 서브시스템(CSS) 기반의 맞춤형 SoC(시스템 온 칩) 개발을 가속화하고 간소화하도록 마련된 업계 선도 기업들의 협력 통합 생태계이다. 인프라 컴퓨팅용 반도체의 설계부터 양산까지 개발 전 과정을 통합 지원한다. 참여 기업들은 ▲최신 Arm 설계 툴 및 IP 우선 접근 ▲고성능 SoC 시장에서의 경쟁력 강화 ▲글로벌 파트너사와의 협력 기회 ▲기술 자료 및 공동 마케팅 지원 등 다양한 전략적 혜택을 기대할 수 있다. 해당 프로그램에는 삼성, TSMC, 인텔과 같은 파운드리 기업 및 케이던스, 지멘스, 시놉시스 등 주요 EDA 기업들이 포함되어 있다. 코아시아세미는 이번 계약으로 ARM 토탈 디자인 기반 시스템온칩(SoC) 설계와 칩렛을 기반으로 하는 패키지 공급까지, 네오버스 CSS 기반 칩렛 생태계에서의 핵심 거점 역할을 기대하고 있다. 이와 함께 삼성 파운드리 및 글로벌 IP·EDA 벤더, OSAT 등 협업으로 축적한 자사의 제품 설계 기술력과 칩렛 설계 서비스 역량의 시너지를 극대화하겠다는 전략이다. Arm의 공인 디자인 파트너(AADP)로서 이미 Arm IP 기반 SoC 설계 품질과 전문성이 검증된 코아시아세미는 보다 확장된 차세대 생태계 프로그램인 Arm Total Design 파트너십을 통해 Arm 주도 네오버스 기반 데이터센터, AI, 고성능 컴퓨팅(HPC), 오토모티브(Automotive) 생태계에서 전략적 플레이어로 자리매김했음을 입증했다. 에디 라미레즈(Eddie Ramirez) Arm 인프라 사업부 부사장은 “AI와 클라우드 워크로드가 확장됨에 따라 업계는 신속하게 개발, 배포할 수 있는 특화된 실리콘 솔루션을 필요로 한다"며, “코아시아세미는 Arm Total Design 생태계 합류함으로써 턴키 솔루션으로 입증된 전문 지식을 Neoverse CSS 기반 솔루션 가속화에 초점을 둔 광범위한 생태계에 제공해, 파트너들이 더 빠르게 시장에 진입할 수 있도록 지원한다”고 말했다. 신동수 코아시아세미 대표이사는 “Arm 생태계 진입을 통해 글로벌 데이터센터향 AI 주문형 반도체(ASIC) 고객들에게 Arm 네오버스 CSS 기반 플랫폼을 번들로 공급할 계획이다. 이를 통해 고객들의 개발비 부담을 낮추고, 신속한 시장 진입(Time to market)을 지원함으로써 글로벌 고객들과 윈윈 효과를 창출하겠다”고 밝혔다.

2025.10.17 14:41전화평

보스반도체, 'SDV용 AI가속기반도체 기술개발' 국책과제 주관기관 선정

차량용 반도체 전문 팹리스(반도체 설계전문) 보스반도체가 산업통상자원부가 주관하는 'SDV용 AI가속기반반도체 기술개발' 사업의 주관연구개발기관으로 최종 선정됐다. 이번 사업은 소프트웨어로 하드웨어를 제어·관리하는 'SDV(소프트웨어 중심 차량)' 중심으로 재편되는 글로벌 모빌리티 시장에 대응해 차량용 반도체를 국가 전략산업으로 육성하기 위한 대형 프로젝트다. 사업은 올해 7월부터 2028년 말까지 진행되며 ▲차량용 AI가속기반도체 및 AP개발 ▲ AI가속기반도체 및 AP구동을 위한 SW개발 ▲AI가속기반도체 기반 제어기 개발 등 세개의 세부연구개발과제로 구성됐다. 보스반도체는 전체 프로젝트를 총괄하는 주관연구개발기관으로써 기술적 리더십과 산업적 가치를 동시에 인정받았다. 보스반도체는 이번 과제를 통해 AI반도체 최종 수요처의 요구사양 및 평가계획 협의를 주도하고, 국내외 잠재 고객사의 요구사항들을 수집, 면밀히 분석해 연구에 반영할 계획이다. 이번 사업의 주관연구개발기관으로서 보스반도체는 SDV용 1천TOPS급 AI반도체 연계 AP의 ▲프론트엔드(Front-End)설계 ▲사양 및 아키텍처 확정 ▲차량용 반도체 특화 안전 아키텍처 설계 등 핵심 영역을 담당하며, 연구 전반의 기술적 방향성을 주도한다. 특히 주목할 점은 국내외 업계 최초로 자동차 반도체에 칩렛 기술을 도입한 보스반도체가 이번 과제에서도 AI 가속기와 AP를 칩렛 패키징으로 통합한 시제품을 제작한다는 것이다. 칩렛은 ▲수율 향상에 따른 원가 절감 ▲고객사 요구에 맞춘 유연한 성능 확장 ▲개발 기간 단축 등 다양한 장점으로 최근 반도체 업계의 주목을 받고 있는 핵심 기술이다. 보스반도체는 이번 과제를 성공적으로 수행해 차량용 반도체 분야에서 칩렛 기술을 선도하는 기업으로 자리매김하는 것을 목표로 하고 있다. 박재홍 보스반도체 대표는 “차량용 AI 반도체는 단순한 기술 개발을 넘어 국가 산업 경쟁력의 핵심이 될 것”이라며 “보스반도체는 이번 과제를 통해 국가 산업 경쟁력을 견인할 수 있는 뛰어난 기술력을 갖춘 기업으로 도약하겠다”고 말했다.

2025.10.16 16:29전화평

에이직랜드, 최선단 공정 개발 허브 '대만 R&D센터' 첫 돌

주문형 반도체(ASIC) 디자인 솔루션 대표기업 에이직랜드는 대만 신주(新竹)에 설립한 R&D센터가 개소 1주년을 맞이했다고 8일 밝혔다. 에이직랜드는 지난 1년간 대만 R&D센터를 통해 ▲최선단공정 설계 환경 구축 ▲TSMC 칩렛 프로젝트 수행 ▲CoWoS 전담 조직 구성 ▲20년차 이상의 엔지니어 확보 등 '글로벌 반도체 허브' 로 성장하고 있다. 에이직랜드의 대만 R&D센터는 반도체 산업의 심장부인 대만 신주에 위치해 있다. 이곳엔 TSMC 본사와 공장을 비롯해 IP·패키징·테스트 업체들이 모여 있어 반도체 연구개발의 최적지로 꼽힌다. 바로 이곳에서 에이직랜드는 글로벌 반도체 트렌드와 기술 동향을 보다 빠르게 파악하고, 다양한 비즈니스 기회를 창출하며 산업 내 입지를 확대하고 있다. 또한 TSMC와의 협력 프로젝트(CoWoS-R & 칩렛 기반)를 통해 기술적 도약을 앞당길 것으로 내다보고 있다. 국내에서는 3나노·5나노 공정을 수행하는 팹리스가 드문 만큼, 대만 현지에서의 노하우 축적은 중요한 자산으로 작용할 것으로 예상된다. 대만 R&D센터 앤디(Andy) 센터장은 “센터는 2·3·5나노 공정과 2.5D·3D 패키징 기술 연구에 집중하고 있으며, 올해는 2026년 프로젝트에 활용 가능한 3나노 디자인 플로우와 CoWoS 칩렛 설계 역량 내재화를 목표로 하고 있다”고 밝혔다. 한편 한국 본사는 TSMC VCA(Value Chain Alliance) 자격을 기반으로 소통과 테이프아웃을 총괄하고, 대만 R&D센터는 선단공정·첨단 패키징 트레이닝을 주도하고 있다. 양 측은 Virtual TF를 운영해 실시간 기술 교류와 공동 프로젝트를 추진함으로써 시너지를 극대화하고 있다. 이석용 글로벌전략본부장은 “대만은 반도체 산업의 핵심 거점이자, 선진기술의 보고”라며 “대만 R&D센터는 이곳의 지리적 이점을 취하는 동시에 글로벌 변화에 민첩하게 대응하는 전초기지다. 앞으로도 한국 본사와의 시너지를 기반으로 미국·유럽·중동 등 대형 고객 시장까지 사업을 확대할 것”이라고 밝혔다.

2025.09.08 09:21장경윤

리벨리온, 칩렛 기반 차세대 AI 반도체 '리벨쿼드' 최초 공개

리벨리온이 미국 팔로알토에서 개최된 글로벌 반도체 학술 행사인 '핫칩스 2025'(Hot Chips Symposium 2025)에서 칩렛 기반 차세대 AI반도체 '리벨쿼드(REBEL-Quad)'를 최초로 선보였다고 27일 밝혔다. 삼성전자 4nm(나노미터, 10억분의 1m) 공정을 활용한 리벨쿼드는 엔비디아 블랙웰(Blackwell) 수준의 성능과 더불어 높은 에너지 효율을 제공한다. 144GB 용량과 4.8TB/s 대역폭을 갖춘 최신 HBM3E 메모리를 탑재해 단일 칩에서도 수십억~수백억 개의 파라미터 규모의 모델을 처리할 수 있다. 이를 통해 엔터프라이즈급 대규모 LLM 서비스 환경에서 요구되는 높은 성능과 에너지 효율을 모두 구현한다. 칩렛 아키텍처를 채택한 리벨쿼드는 세계 최초로 칩렛 간 고속통신을 위한 UCIe-Advanced 표준을 실제 칩 상에 구현했다. 이로써 칩렛 간 데이터를 더욱 빠른 속도와 낮은 전력으로 전송하며, 통신의 신뢰성 또한 확보했다. 향후 'REBEL-IO', 'REBEL-CPU' 등 제품 라인업을 확장해 빠르게 변화하는 AI 모델 시장과 차세대 인프라 수요에도 대응한다. 더불어, 리벨쿼드는 페타스케일(Peta-scale)급 'MoE(Mixture of Experts)' 모델을 비롯한 최신 모델을 안정적으로 지원하고, 독자적인 메모리 처리 기술을 더해 추론 속도를 높였다. 이를 통해 대규모 AI 서비스 환경에서 한층 안정적이고 효율적인 모델 서빙을 구현한다. 리벨리온은 이번 핫칩스 현장에서도 알리바바 클라우드의 오픈소스 언어모델인 Qwen3 모델 235B MoE 데모를 선보이며 현지 AI 전문가들의 주목을 받았다. 리벨쿼드 개발에 참여한 파트너사들 역시 기대감을 드러냈다. 노미정 삼성전자 파운드리 상무는 "삼성 파운드리의 4나노 공정과 첨단 패키징 기술을 바탕으로 리벨리온의 차세대 AI반도체 '리벨쿼드' 개발에 기여할 수 있어 매우 의미 있게 생각한다"며 "초대규모 AI 환경에서도 뛰어난 에너지 효율성을 구현할 수 있도록 삼성 파운드리의 첨단 제조 역량을 적극 지원하겠다"고 밝혔다. 리벨쿼드의 UCIe IP를 제공한 영국의 반도체 IP업체 알파웨이브세미(Alphawave Semi)의 레티치아 줄리아노 제품 마케팅 부사장은 "리벨쿼드가 만드는 AI반도체의 새로운 이정표에 함께 할 수 있어 영광"이라며, “이번 제품은 알파웨이브세미의 UCIe IP 솔루션이 업계 최초로 상용화된 사례로, 실제 칩에서 해당 기술을 구현함으로써 안정적인 칩렛 통합, 높은 대역폭과 빠른 속도를 선보였다. 이러한 성과를 바탕으로 리벨리온이 AI가속 기술의 혁신을 이뤄내고, 차세대 고성능 컴퓨팅의 새로운 기준을 제시할 것으로 기대한다"고 말했다. 리벨리온 박성현 대표는 “AI 산업은 GPU라는 단일 AI 하드웨어만으로는 감당하기 어려울 정도로 빠르게 커졌다”며, “리벨쿼드는 B200급 플래그십 GPU에 버금가는 성능을 유지하면서도 에너지 부담을 획기적으로 줄일 수 있는 지속가능한 AI시대의 대안으로, 리벨리온은 향후 초거대 AI 모델을 누구나 더 쉽고 효율적으로 활용할 수 있는 시대를 열어갈 것”이라고 전했다.

2025.08.27 13:43전화평

키사이트 EDA, 인텔 파운드리와 'EMIB-T' 실리콘 브리지 기술 협력

키사이트테크놀로지스는 인텔 파운드리와 협력해 EMIB-T(Embedded Multi-die Interconnect Bridge-T) 기술을 지원한다고 13일 밝혔다. 이 기술은 인공지능(AI) 및 데이터 센터 시장에서 고성능 패키징 솔루션을 향상시키기 위한 첨단 혁신 기술로, 인텔 18A 공정 노드도 함께 지원한다. AI와 데이터 센터 워크로드의 복잡성이 증가함에 따라 칩렛과 3DIC 간의 안정적인 통신이 점점 더 중요해지고 있다. 차세대 반도체 애플리케이션의 성능 요구를 충족하려면 고속 데이터 전송과 효율적인 전력 공급이 필수적이다. 반도체 산업은 이러한 과제를 해결하기 위해 UCIe(Universal Chiplet Interconnect Express)와 BoW(Bunch of Wires)와 같은 새로운 오픈 표준을 도입하고 있다. 이들 표준은 첨단 2.5D/3D 또는 라미네이트·유기 패키지 내에서 칩렛과 3DIC 간 인터커넥트 프로토콜을 정의해 다양한 설계 플랫폼 간 일관되고 고품질의 통합을 가능하게 한다. 키사이트 EDA와 인텔 파운드리는 이러한 표준을 채택하고 칩렛의 규격 준수 및 링크 마진을 검증함으로써 칩렛 상호운용성 생태계를 확장하고 있다. 이번 협력은 개발 비용을 줄이고 위험을 완화하며 반도체 설계의 혁신 속도를 높이는 것을 목표로 한다. 키사이트 EDA의 칩렛 PHY 디자이너는 AI 및 데이터 센터 애플리케이션에 맞춘 고속 디지털 칩렛 설계를 위한 최신 솔루션으로, UCIe 2.0 표준에 대한 고급 시뮬레이션 기능과 BoW 표준 지원을 새롭게 제공한다. 이 솔루션은 시스템 수준의 칩렛 설계와 다이 간(D2D) 설계를 위한 고급 툴로, 실리콘 제작 전 검증을 가능하게 해 테이프아웃까지의 경로를 단축한다. 석 리 인텔 파운드리 생태계 기술 부문 부사장 겸 총괄 매니저는 “키사이트 EDA와의 EMIB-T 실리콘 브리지 기술 협력은 고성능 패키징 솔루션을 발전시키는 중요한 진전”이라며 “UCIe 2.0과 같은 표준을 통합함으로써 AI 및 데이터 센터 애플리케이션을 위한 칩렛 설계 유연성을 높이고, 혁신 속도를 가속화하며 고객들이 차세대 요구사항을 정확하게 충족할 수 있다”고 말했다. 닐 파셰 키사이트 디자인 엔지니어링 소프트웨어 부문 부사장 겸 총괄 매니저는 “키사이트 EDA의 혁신적인 칩렛 PHY 디자이너는 실리콘 제작 전 검증을 재정의하며 칩렛 설계자들이 빠르고 정확하게 검증할 수 있도록 돕고 있다”며 "설계 엔지니어들이 혁신을 가속화하고 제조 전에 발생할 수 있는 비효율적인 설계 반복을 줄일 수 있도록 지원하고 있다”고 밝혔다.

2025.08.13 10:46장경윤

에이직랜드, 프라임마스와 차세대 칩렛 SoC 개발...160억원 규모

에이직랜드가 프라임마스와 손잡고 차세대 칩렛(Chiplet) SoC(시스템 온 칩) 플랫폼 시장 선도에 나선다. 주문형 반도체(ASIC) 디자인 솔루션 대표기업 에이직랜드가 칩렛 기반 SoC 플랫폼을 개발하는 기업 프라임마스와2건, 총 160억 원 규모의 계약을 체결했다고 12일 밝혔다. 프라임마스는 개발 중인 차세대 칩렛 SoC 플랫폼 'Hublet®'에 포함되는 핵심 칩셋인 CXL(컴퓨트 익스프레스 링크) 컨트롤러 'Falcon-1'와 FPGA 칩렛 'Kameleon'의 디자인 서비스를 제공한다. 에이직랜드는 프라임마스가 개발하는 핵심 SoC에 대한 칩렛 기반 SoC 설계 역량을 강화하고, 고성능 연산이 요구되는 차세대 시스템 시장 전반에서 기술 경쟁력을 한층 끌어올릴 계획이다. 해당 프로젝트를 함께 진행하는 프라임마스는 'Hublet®' 플랫폼을 중심으로 CXL, ARM, eFPGA 기술을 접목한 차세대 칩렛 SoC를 개발 중인 미국 소재의 한국계 팹리스 기업이다. 최근에는 메모리 3사 및 하이퍼스케일러 등 주요 글로벌 고객사와의 협업을 통해 성장세를 이어가고 있다. 에이직랜드는 이번 프로젝트에서 백엔드 설계, 검증(DFT), Tape-out, 웨이퍼 처리에 대한 공정을 맡아 수행한다. 특히, 개발 대상인 프라임마스의 'Falcon-1'은 허브 역할을 하는 칩렛 기반 SoC로서 CXL 3.2 인터페이스를 통해 외부 메모리 및 가속기와 고속으로 연결된다. 다양한 입출력 포트와 보안 기능을 통합한 구조로, 서버·엣지 환경에서 메인 컨트롤러 역할을 수행할 예정이다. 또한, 함께 개발하는 프라임마스의 'Kameleon'은 칩 내부에 eFPGA(embedded FPGA)를 탑재한 가속기 SoC로, 머신러닝이나 암호화 알고리즘 등 연산 구조가 자주 바뀌는 환경에서도 하드웨어 재설계 없이 유연하게 대응할 수 있도록 설계된다. 두 칩은 모듈 간 고속 통신이 가능한 다이 투 다이 인터페이스 기반으로 연동되며, 칩렛 구조의 강점을 살린 통합형 SoC 플랫폼으로 구성된다. 이번 프로젝트에는 TSMC 12nm(나노미터, 10억분의 1m)급 3차원 트랜지스터 공정(FinFET)이 적용된다. 고성능 연산이 필요한 환경에서 회로 집적도와 전력 효율을 동시에 확보할 수 있어, 고성능·저전력 반도체에 대한 시장 수요를 충족할 것으로 기대된다. 에이직랜드는 이를 통해 데이터센터, 엣지 컴퓨팅, 로보틱스 등 고부가가치 산업에 최적화된 설계 솔루션을 제공할 계획이다. 한편, 이번에 적용되는 칩렛 아키텍처는 고성능 연산 기능을 기능별로 나눠 설계한 개별 칩들을 하나의 시스템처럼 연동하는 차세대 반도체 설계 방식이다. 기존 단일형 SoC 구조에 비해 설계 유연성과 확장성, 재사용성, 개발 속도 측면에서 강점을 가지며, 특히 서버·AI·데이터센터 분야에서 빠르게 채택이 확산되고 있다. 에이직랜드는 TSMC 및 Arm의 공식 파트너로, 선단공정 기반 ASIC 설계와 칩렛 구조 플랫폼 개발 역량을 바탕으로 고객 맞춤형 솔루션을 확대 중이다. 특히 자체 'CFaaS(Chiplet Foundry-as-a-Service)' 전략을 통해 칩 설계, 검증, IP 재사용 기반 서비스를 강화하고 있으며, 글로벌 협업 사례 확대를 통해 고성능 SoC 시장에서 실행력 있는 설계 파트너로서의 입지를 다지고 있다. 이종민 에이직랜드 대표는 “이번 프라임마스와의 계약은 글로벌 시장에서 급성장 중인 CXL 및 칩렛 기반 SoC 생태계에 본격 진입한다는 점에서 의미가 크다”면서 “차세대 반도체 설계 기술 확보를 넘어, 신규 고객 확대와 글로벌 협업 사례 축적에도 속도를 낼 것”이라고 강조했다.

2025.08.12 10:56전화평

김두호 퀄리타스반도체 대표 "올 하반기 PCIe·UCIe IP 수주 본격화"

국내 반도체 IP(설계자산) 전문기업 퀄리타스반도체가 올 하반기부터 해외 시장 공략에 속도를 낸다. 핵심 협력사인 삼성전자 파운드리의 4~8나노미터(nm) 공정 기반 IP를 다수 확보해, 미국 및 중국 고객사와 적극적인 공급 논의를 진행하고 있다. 김두호 퀄리타스반도체 대표는 최근 경기 성남시 소재 본사에서 기자와 만나 회사의 향후 사업 전략에 대해 이같이 밝혔다. 4·5·8나노 PCIe IP 라인업 확보…해외 시장서 성과 기대 지난 2017년 설립된 퀄리타스반도체는 초고속 인터페이스 IP를 전문으로 개발하는 기업이다. 인터페이스는 여러 반도체 소자 간의 데이터를 상호연결하는 기술이다. 적용처에 따라 MIPI(카메라모듈), PCIe(서버·컴퓨팅), UCIe(칩렛), 서데스(네트워크) 등 다양한 규격을 가진다. 퀄리타스반도체는 4개 규격을 모두 개발하고 있다. 특히 퀄리타스반도체가 최근 가장 주목하는 분야는 PCIe다. PCIe는 컴퓨터 메인보드와 프로세서(CPU·GPU 등), 스토리지(SSD 등)를 연결하기 위한 인터페이스 표준이다. 퀄리타스반도체는 세대에 따라 PCIe 4.0, 5.0, 6.0용 IP를 확보한 상태다. PCIe 6.0의 경우 지난 2022년 표준이 제정됐다. 이전 세대인 PCIe 5.0 대비 2배 빠른 64GT/s의 데이터 전송 속도를 갖춘 것이 특징으로, 내년 혹은 내후년부터 본격적인 상용화 궤도에 오를 것으로 전망된다. 퀄리타스가 보유한 PCie 4.0, 5.0, 6.0용 IP는 삼성전자 파운드리 4나노, 5나노, 8나노 공정을 기반으로 한다. 해당 공정은 인공지능, 자율주행, 데이터센터용 고성능 반도체에 활발히 활용되는 공정으로, 견조한 수요세가 지속될 것이라는 게 퀄리타스반도체의 시각이다. 김 대표는 "PCIe용 4~8나노 공정 IP는 현재 실리콘 검증을 마쳤다"며 "미국과 중국 시장을 중심으로 고객사 논의를 진행하고 있고, 특히 중국 시장에서는 올 하반기 계약 체결을 이뤄내는 것을 목표로 하고 있다"고 설명했다. 삼성전자 파운드리의 4~8나노 공정이 이전 대비 고객사에 많은 주목을 받고 있다는 점도 긍정적이다. 최근 삼성전자는 최첨단 공정의 무리한 개발 대신 기존 공정 최적화에 무게를 두고 있다. 또한 중국 팹리스 기업들은 공급망 안정화를 위해 대만 TSMC 대신 삼성전자에 위탁 생산을 문의하는 경우가 늘어나는 추세다. 첨단 패키징 '칩렛' 기술 대두에 UCIe IP도 주목 삼성전자 4나노, 5나노 공정 기반의 UCIe IP도 퀄리타스반도체의 주요 성장동력이다. UCIe는 칩렛간의 효율적인 고성능 통신을 위한 개방형 표준을 뜻한다. 칩렛은 각기 다른 기능을 가진 반도체를 제조하고 하나의 칩으로 이어붙이는 최첨단 패키징 기술이다. 한 번에 칩 전체를 만드는 기존 모놀리식 방식 대비 수율 향상에 유리하며, 복잡한 구성의 칩을 보다 효율적으로 제조할 수 있게 만든다. 특히 고성능 컴퓨팅 구현이 필요한 AI 산업에서 수요가 증가할 것으로 예상된다. UCIe는 유망한 기술이지만, 그만큼 기술적 난이도가 높다. 때문에 관련 IP를 실리콘 검증까지 마친 기업은 퀄리타스반도체와 케이던스, 시높시스, 알파웨이브 등 소수에 불과하다. 이 중 알파웨이브는 지난 5월 퀄컴에 인수돼 내부 IP 사업 강화에 집중할 것으로 관측된다. 김 대표는 "PCIe와 UCIe를 중심으로 퀄리타스반도체의 IP 포트폴리오를 전년 대비 2배 가량 확충했다"며 "고성능 컴퓨팅과 첨단 패키징 기술을 검토하는 해외 고객사들과의 논의도 많아지고 있어, 다양한 분야에서 고객사 수주를 활발히 받을 수 있을 것"이라고 강조했다.

2025.07.23 10:50장경윤

리벨리온, 코아시아세미와 리벨 기반 차세대 AI 칩렛 공동 개발

AI 반도체 기업 리벨리온은 시스템 반도체 설계 전문 기업 코아시아세미와 협력해 데이터센터용 AI 칩렛(Chiplet)과 소프트웨어(SW) 솔루션을 개발한다. 리벨리온은 코아시아세미와 22일 리벨리온 분당 본사에서 차세대 AI반도체 리벨(REBEL) 기반 AI 칩렛 개발 및 공급 계약 체결식을 진행했다고 23일 밝혔다. 이날 자리에는 양사 대표이사와 코아시아 그룹 이희준 회장이 참석했다. 칩렛은 여러 개의 반도체 칩(칩렛)을 각각 제작한 후, 패키징 기술을 이용해 하나의 패키지로 결합하는 기술이다. 양사는 지난 4월, 멀티페타플롭스급 PIM(프로세스 인 메모리) 서버 반도체 칩렛 개발 국책과제를 공동 수주하며 기술 협업의 물꼬를 텄다. 이번 공동 개발은 데이터센터용 제품 상용화를 목표로 한 심화 단계의 협업으로, 코아시아세미의 2.5D 실리콘 인터포저 및 첨단 패키지 분석·개발 제조기술이 접목된다. 해당 칩렛 기술은 기존 단일 SoC(시스템 온 칩) 구조와 비교할 때, 설계 유연성과 수율, 전력과 성능 최적화에 탁월해 데이터센터용 AI 서버와 HPC(고성능 컴퓨팅) 환경을 위한 핵심 기술로 평가된다. 양사는 2026년말까지 제품의 개발 및 검증을 완료하고, 국내외 AI 데이터센터에 대규모 양산 물량을 공급할 수 있을 것으로 기대하고 있다. 이번 협업은 OSAT(후공정 조립/테스트) 및 IP 분야의 글로벌 리더가 제품 개발에 참여하며 글로벌 AI 반도체 시장 공략을 위한 에코시스템(생태계) 구축으로 이어질 것으로 기대된다. 이를 통해 '팹리스-패키징-OSAT-IP'의 전방위 글로벌 반도체 생태계가 완성될 경우 미국, 유럽, 일본 등 주요 AI/HPC 시장의 AI 반도체 통합 솔루션 진출 및 확장 기반을 마련하게 된다. 리벨리온은 보다 성능이 강화된 AI 반도체 아톰 맥스(ATOM-Max)를 연내 상용화하고 하반기 중 칩렛 아키텍처와 고대역폭 메모리(HBM3E)를 적용한 새로운 제품 리벨쿼드(REBEL-Quad)를 공개할 계획이다. 금번 코아시아세미와의 협업은 리벨쿼드(REBEL-Quad)를 확장한 칩렛 기반의 리벨 제품군 개발을 위한 것으로, 리벨 제품 로드맵의 완성으로 이어질 것이라는 평가다. 박성현 리벨리온 대표이사는 “이번 협력은 빠르게 변화하는 AI 시장에 대응하기 위한 리벨리온의 AI반도체 제품 다변화 전략의 일환으로, 리벨의 칩렛 아키텍처와 코아시아세미의 첨단 패키징 역량을 본격적으로 활용하는 신호탄”이라며 “코아시아세미와 같은 핵심 파트너사와의 전략적 협업을 기반으로, 단순 개발을 넘어 양산과 상용화까지 연결되는 첨단 패키징 에코시스템을 구축해 나가겠다”라고 말했다. 신동수 코아시아세미 대표이사(겸 코아시아그룹 반도체 부문장)는 “설계 기술과 첨단 패키지, 소프트웨어 솔루션 기술을 연결하는 코아시아세미와 리벨리온의 전략적인 기술 협력이 AI 반도체 에코시스템의 중추적 역할을 할 것”이라며 “조만간 미국의 Tier-1 고객과도 개발 양산 공급계약을 진행할 예정으로, 급 성장하는 AI 반도체 시장에서 기술적 우위를 지켜나가겠다”라고 포부를 밝혔다.

2025.07.23 10:00전화평

삼성 파운드리 '2세대 2나노' 공정 본격화...외부 고객사 확보 첫 발

삼성전자가 차세대 파운드리 경쟁력 회복을 위한 준비에 나섰다. 최근 2세대 2나노(SF2P) 공정에 대한 기초 설계를 완료하고, 협력사들과 고객사 유치를 위한 프로모션에 돌입했다. 삼성전자는 지난해 에이디테크놀로지, Arm, 리벨리온과 협력 개발하기로 공개한 차세대 AI 컴퓨팅 칩렛 플랫폼도 최근 SF2P 공정을 채택한 것으로 파악됐다. 내부 고객사인 시스템LSI의 차세대 모바일 AP(애플리케이션 프로세서)를 제외하면 첫 활용 사례다. 27일 업계에 따르면 삼성전자 파운드리와 디자인하우스(DSP) 기업들은 최근 SF2P 공정에 대한 프로모션을 본격화했다. SF2P 공정, 외부 고객사 유치 준비 마무리…설계 키트도 곧 완성 SF2P는 삼성전자가 내년 양산을 목표로 한 2세대 2나노 공정이다. 올 하반기 양산될 예정인 1세대 2나노(SF2) 공정 대비 성능은 12% 향상됐으며, 소비 전력은 25%, 면적은 8% 줄일 수 있다는 게 삼성전자의 설명이다. 그동안 삼성전자와 DSP 협력사들은 잠재 고객사들과 SF2P 공정 수주에 대한 물밑작업을 진행해 왔다. 내부 고객사인 시스템LSI와도 SF2P 공정 기반의 차세대 모바일 AP(애플리케이션 프로세서) 설계 및 양산을 준비하고 있다. 나아가 올 2분기에는 외부 고객사들을 대상으로 SF2P 공정에 대한 프로모션에 나서기 시작했다. PDK(공정 설계 키트) 등 칩 설계를 위한 기본 준비가 마무리됐다는 판단에서다. PDK는 파운드리 기업이 고객사인 팹리스에 제공하는 소프트웨어다. 특정 공정 기반에 맞춰 칩 설계가 가능하도록 회로 도면과 특성, 시뮬레이션 도구 등 다양한 정보를 포함하고 있다. SF2P 공정의 PDK는 현재 0.9 버전까지 제작됐다. 통상 반도체 업계에서는 1.0 버전이 제작돼야 외부 고객사에 배포가 가능한 것으로 본다. SF2P 공정의 PDK 1.0 버전은 다음달에 개발될 것으로 알려졌다. 반도체 업계 관계자는 "SF2P 공정에 대한 제반 기술들이 갖춰지면서, 최근 삼성전자와 DSP 기업들이 SF2P 공정에 대한 수주 프로젝트를 진행하기 시작했다"며 "올해 삼성전자와 2나노 칩을 설계하려는 고객사들은 대부분 SF2P 공정을 쓰게될 것"이라고 설명했다. AI CPU 칩렛 플랫폼도 SF2P 공정 채택 실제로 삼성전자 SF2P 공정은 상용화 궤도에 오르고 있다. 삼성전자 파운드리 사업부와 DSP 기업 에이디테크놀로지, IP(설계자산) 기업 Arm, 국내 AI 반도체 팹리스인 리벨리온이 협력 개발하는 'AI CPU 칩렛(Chiplet) 플랫폼'이 최근 SF2P 공정을 채택한 것으로 파악됐다. 해당 프로젝트는 리벨리온의 AI 반도체 '리벨(REBEL)'에 에이디테크놀로지가 설계한 CPU 칩렛을 통합하는 것이 주 골자다. CPU 칩렛은 Arm의 '네오버스 컴퓨팅 서브 시스템(Arm Neoverse Compute Subsystems) V3'를 기반으로 설계되며, 삼성전자의 2나노 공정을 통해 양산된다. 칩렛은 각기 다른 기능을 가진 반도체를 제조하고 하나의 칩으로 이어붙이는 최첨단 패키징 기술로, 복잡한 구성의 칩을 보다 효율적으로 제조할 수 있다는 장점이 있다. 해당 프로젝트는 지난해 9월 말 첫 공개됐다. 당시 참여 기업들은 삼성전자의 2나노 공정을 활용하기로 했으나, 구체적으로 어느 세대의 공정을 채택할 지는 확정하지 않았다. 그러나 이들 기업은 최근 SF2P 공정 채택을 확정하고 기술 개발에 돌입했다. 프로젝트 일정이 당초 예상보다 다소 지연되면서, 시기적으로 SF2P 공정을 활용하는 것이 더 적절하겠다는 판단이 작용한 것으로 풀이된다. 업계 또 다른 관계자는 "아직 구체적인 양산 사례가 있는 것은 아니지만, 삼성전자가 내부적으로 SF2P 공정에 대한 수율과 성능에 자신감을 드러내고 있는 것으로 안다"며 "삼성전자 파운드리에서도 DSP 기업들에게 SF2P 공정에 대한 프로모션을 적극 권장하고 있다"고 말했다.

2025.06.27 10:48장경윤

퀄리타스반도체, UCIe 2.0 규격 인터페이스 IP 개발 성공

국내 IP(설계자산) 업체 퀄리타스반도체가 UCIe(Universal Chiplet Interconnect Express) 표준 ver2.0을 지원하는 IP개발을 성공적으로 완료했다고 10일 밝혔다. 이번에 개발된 UCIe PHY IP는 송수신 채널 총 32개를 통해 최대 512Gbps(56GB/s) 전송 속도를 제공하며 고대역폭·저지연 특성을 구현해 칩렛(Chiplet) 간 고속 데이터 전송에 최적화된 성능을 발휘한다. 특히, 32개 채널 전체의 패키지 전송 트레이스 폭이 약 1mm 수준으로 매우 좁아, 기존 PCI Express 등 고속 인터페이스 대비 월등한 전송 밀도를 제공한다. 이로 인해 해당 IP는 고성능 AI 가속기, 데이터센터용 SoC, 네트워크 및 서버 시스템 등 차세대 고집적 반도체 설계에 필수적인 Die-to-Die 인터커넥트 기술로 주목받고 있다. 퀄리타스반도체는 단순한 IP 설계를 넘어, 패키지 및 테스트 보드를 직접 설계하고 실리콘 수준에서의 검증까지 독자적으로 수행했다. 고속 측정 기술과 테스트 기반 모델링을 바탕으로, 복잡한 칩 설계 환경에서의 성능 예측 및 품질 확보에 필수적인 종단 간 검증 체계를 사내 랩을 통해 구축한 점이 강점이다. 또한 고속,고집적 인터페이스의 구현을 위해, 국내 최고 수준의 패키지 기술력을 보유한 하나마이크론과 협력해, UCIe 전용 스탠다드 및 어드밴스드 패키징 기술을 구현했다. 이번 프로젝트에서도 높은 난이도의 설계 요건을 충족하는 실물 패키지를 제조하여 제공함으로써, 설계 사양에 최적화된 결과물을 구현하는 데 성공했다. UCIe는 다양한 이종 칩렛 간 고밀도 데이터 연결을 가능케 하는 기술로, 기존 인터페이스와는 달리 패키지 및 보드 환경에 최적화된 설계 대응력이 핵심이다. 이번 IP 개발은 퀄리타스반도체가 주관기관으로 참여 중인 'ICT 융합산업혁신기술개발사업 – 인공지능 및 자동차 SoC용 칩렛 인터페이스 IP 개발' 과제의 일환으로, 2023년부터 수행된 3개년 연구 성과에 기반해 이뤄졌다. 김두호 퀄리타스반도체 대표는 “UCIe는 글로벌 반도체 업계뿐 아니라 많은 고객사들이 높은 관심을 보이는 차세대 칩렛 인터페이스 표준”이라며 “이번 IP는 실리콘 기반 검증을 통해 당사의 기술력과 상용 공정에서의 구현 가능성을 입증한 대표적 성과로, 앞으로도 고객 맞춤형 고속 인터페이스 솔루션을 지속 확대해 나갈 계획”이라고 말했다.

2025.06.10 17:36전화평

에이직랜드, 디노티시아와 칩렛 국책 과제 선정

에이직랜드가 첨단 칩렛(Chiplet) 설계 기술력과 CFaaS 사업의 토대를 마련하며 기술 성장성과 수익성 모두를 강화하고 있다. 주문형반도체(ASIC) 디자인 솔루션 전문기업 에이직랜드는 'AI 반도체 데이터 처리 효율성 증대를 위한 칩렛(Chiplet) 기반 인터페이스 기술 및 거대 AI 칩렛 반도체 모듈 기반 검증기술 개발' 국책과제에 공동연구기관으로 최종 선정됐다고 5일 밝혔다. 과학기술정보통신부와 정보통신기획평가원(IITP)이 주관하는 이번 과제는 총 사업비 175억원 규모로, 에이직랜드는 공동연구기관으로서 주관기관인 디노티시아와 함께 과제를 수행한다. 최근 글로벌 빅테크 기업들을 중심으로 칩렛 기반의 고성능 반도체 설계가 빠르게 확산되고 있으나, 국내 중소 팹리스(반도체 설계전문) 기업들은 여전히 기술 접근성 및 활용성에서 어려움이 따른다. 칩렛은 설계 유연성과 수율 향상에 강점을 가진 기술이지만, 대부분 각 기업별로 독자 개발돼 있어 표준화된 IP 형태로 재사용하기 어렵다. 이로 인해 중소기업은 전체 칩을 직접 개발해야 하는 부담은 물론, 고속 인터페이스 설계와 검증에 따르는 비용과 복잡도까지 고스란히 감당해야 하는 실정이다. 이번 과제는 이러한 문제를 해결하기 위해 UCIe 2.0 기반 칩렛 인터페이스와 2.5D CoWoS 패키징 기술을 중심으로, 칩렛 기반 시스템 구현에 필요한 기술 전반을 확보하는 것이 목표다. 특히, 에이직랜드는 본 과제에서 ▲I/O 허브 칩렛 아키텍처 검증 ▲백엔드(Back-End) 개발 ▲인터포저 소재 및 구조 설계 ▲패키지의 신호·전력 무결성(SI/PI) 검토 및 칩 검증 지원 등 인터페이스 및 패키징 기술 개발을 주도한다. 칩렛 인터페이스 기술은 기존 단일 칩을 기능별로 분리해, 개별 칩들이 더 효율적으로 상호작용할 수 있도록 연결하는 기술로, 고성능·저전력 AI 컴퓨팅 시스템 구축의 핵심 기반으로 주목받고 있다. 턴키형 플랫폼 사업 CFaaS 강화 또한 에이직랜드는 이번 과제를 통해 디노티시아와 협력해 칩렛 기반 턴키형 플랫폼 사업 'CFaaS(Chiplet Foundry-as-a-Service)'를 본격화할 계획이다. 해당 서비스는 팹리스 고객이 보유한 Core 설계를 기반으로 I/O 칩렛, 인터페이스 IP, 고급 패키징, SDK 등 개발 전 과정을 통합 지원하는 원스톱 솔루션 형태로 제공된다. 이를 통해 에이직랜드는 개발주기 단축, 비용 절감, 성능 최적화 등 고객 가치를 제고할 것으로 기대된다. 이에 발맞춰 에이직랜드는 대만 R&D센터를 통해 3나노·5나노 선단공정 및 CoWoS 패키징 기술을 내재화하고 있으며, 지난 4월 '온디바이스 AI 최적화 칩렛 기반 허브 SoC 개발' 과제에도 선정되는 등 반도체 기술력과 전문성, 양 측면에서 두각을 나타내고 있다. 에이직랜드 이종민 대표는 “칩렛 중심으로 재편되는 반도체 산업 환경 속에서, 기술 차별성과 사업 실행력을 동시에 확보하고 있다”며 “이번 과제를 기반으로 CFaaS 플랫폼 사업을 추진해 반도체 차세대 반도체 시장을 선도하겠다”고 말했다.

2025.06.05 08:53전화평

에이직랜드, AI 허브용 칩렛 기반 SoC 개발 국책과제 수주

주문형반도체(ASIC) 디자인 솔루션 전문기업 에이직랜드는 과학기술정보통신부와 정보통신기획평가원(IITP)이 주관하는 '온디바이스 AI 최적화 칩렛 기반 허브 SoC 개발' 과제를 수주했다고 19일 밝혔다. 이번 과제는 총 사업비 100억원 규모로, 에이직랜드는 약 3년 9개월간 주관기관인 수퍼게이트와 공동연구기관인 고려대학교 산학협력단과 함께 온디바이스에 최적화된 칩렛(Chiplet) 기반 고성능·저전력 허브 SoC 및 SDK(소프트웨어 개발 키트) 개발을 최종 목표로 한다. 국내 최초로 AI 허브용 칩렛 기반 SoC를 개발하는 국책과제에서 에이직랜드는 Arm 토탈 디자인 파트너로서, SoC 아키텍처 설계부터 검증, 반도체 생산을 위한 설계 데이터 전환(Tape-Out)과 칩 제조(Fab-Out), 패키지 설계 및 초기 테스트에 이르기까지 반도체 개발의 전 과정을 담당할 예정이다. 과제 주요 특징으로 에이직랜드는 '국내 최초로 Arm의 네오버스 컴퓨트 서브시스템 N2 (CSS N2)' 플랫폼을 적용해 SoC의 기반을 구축할 계획이다. 특히 네오버스 CSS N2는 고성능, 저전력, 확장성 측면에서 글로벌 반도체 시장에서도 전략적 활용도가 높은 구조로 평가받고 있으며, 여기에 국제 기술 표준인 UCIe 인터페이스를 적용해 하드웨어 간 상호 운용성과 확장성까지 높일 예정이다. 또한 에이직랜드는 다른 기능을 가진 칩들을 하나로 통합하는 칩렛 기술을 적용함으로써 개발 공정과 개발 주기가 다른 이종 프로세서를 경제적이고 신속하게 이식할 수 있는 허브 SoC HW 기술을 확보 가능하다고 밝혔다. 이를 통해 향후 중소 팹리스 기업은 개발 비용과 시간을 절감할 수 있으며, 시장 요구사항 따라 신속하게 대응할 수 있는 개발환경을 마련할 수 있을 것으로 기대된다. 이종민 에이직랜드 대표는 “칩렛 기반 AI 허브 SoC는 단순한 기술 개발을 넘어 팹리스 생태계 전반을 뒷받침할 수 있는 플랫폼이자 인프라”라며 “Arm CSS N2 기반 SoC를 국내 최초로 구현하는 이번 과제를 통해, 국내 팹리스 기업의 글로벌 도약을 실현할 수 있도록 반도체 생태계 조성에 앞장서겠다”고 밝혔다. 한편 에이직랜드는 최근 수퍼게이트와 105억원 규모의 AI VPU(비전 프로세싱 유닛) 턴키 계약을 체결하며 온디바이스 AI 생태계 확장에 박차를 가하고 있다.

2025.05.19 09:23장경윤

세미파이브, 창립 5년만에 매출 1천억원 돌파…"맞춤형 칩 설계로 성장"

맞춤형 반도체 설계 전문 기업 세미파이브는 창립 5년 만에 1천억원 이상의 매출을 달성했다고 26일 밝혔다. 2024년 연결기준 매출액은 1천118억원으로 전년(713억원) 대비 약 57%(56.8%) 증가했다. 또한, 수주 기준으로는 1천238억원으로 전년(870억원) 대비 약 42%(42.3%) 성장하며 견고한 성장세를 이어가고 있다. 세미파이브가 독자적으로 구축한 설계 플랫폼은 반도체 개발 비용·기간을 절반 이하로 줄일 수 있는 혁신적인 솔루션이다. 설계자산(IP) 재사용과 자동화 솔루션을 통해 설계 효율성을 크게 높일 수 있다는 것이 기존 디자인 하우스와 근본적으로 차별화되는 주요 경쟁력이다. 특히 AI 반도체 수요가 급속히 확대됨에 따라, 구글, 메타와 같은AI 업체들이 브로드컴, 미디어텍 등과 협력해 자체 칩 개발에 집중하고 있는 가운데, 저비용·저리스크로 효율성을 극대화할 수 있는 세미파이브의 설계 플랫폼 솔루션이 국내외 다양한 고객들로부터 큰 주목을 받고 있다. 국내외 주요 반도체 기업들이 세미파이브 플랫폼을 기반으로 전용 반도체를 개발하고 있으며, 이미 양산을 완료했거나 착수 예정이다. 현재도 신규 프로젝트가 지속적으로 확대되고 있으며, 이에 따라 양산 매출의 지속적인 성장 모멘텀도 확보했다. 특히 ▲퓨리오사AI ▲리벨리온 ▲하이퍼엑셀 ▲모빌린트 ▲엑시나 등 탄탄한 기술력을 갖춘 국내 AI 반도체 팹리스 기업들과 지속적으로 협력하며, 맞춤형 AI 반도체 시장에서 주도적인 역할을 강화하고 있다. 또한 작년부터 국내뿐만 아니라 미국, 중국 등 해외 고객을 확보하며 글로벌 사업 확장을 가속화하고 있다. 세미파이브는 그간 AI 추론(AI Inference), 지능형 사물인터넷(AIoT), 고성능 컴퓨팅(HPC) 3개의 SoC 플랫폼을 개발했으며, 10건 이상의 빅다이(Big Die) 반도체 프로젝트 테이프아웃(Tape-out)도 성공적으로 완료했다. 한편 세미파이브는 IP 역량 강화를 위해 2022년 글로벌 IP 회사인 아날로그 비츠(Analog Bits)를 자회사로 인수했다. Analog Bits는 저전력 혼합 신호(Low-Power Mixed Signal) IP 분야의 글로벌 선도 사업자로서 클로킹(Clocking), 센서(Sensors), 서데스(SERDES) 등 핵심 IP를 TSMC, 삼성 파운드리, 인텔 등 전 세계 주요 파운드리 생태계에 공급하고 있다. 칩렛 분야에서 소프트웨어 개발부터 시스템 엔지니어링까지 칩 설계를 위한 '엔드-투-엔드'를 모두 경험해본 점 또한 세미파이브의 차별화된 강점이다. 세미파이브는 급변하는 AI 반도체 시장의 수요에 선제적으로 대응하기 위해 ARM 아키텍처 기반의 CPU 칩렛 플랫폼인 '프리미어(Premier)' 개발에 박차를 가하고 있다. '프리미어'는 시높시스의 UCle 고속 인터페이스, 오픈엣지테크놀로지의 LPDDR6 메모리 인터페이스 등 다양한 IP를 활용하는 고성능 플랫폼으로 삼성 파운드리의 첨단 4나노 공정(SF4X)을 활용한다. 최근 AI 테크 기업들의 칩렛 기반 전용 반도체 수요가 증가하는 가운데, 세미파이브는 확보한 IP 자산 및 내재화된 기술력을 바탕으로 검증된 솔루션을 제공해 고객들이 원하는 반도체를 저비용, 저리스크로 최단 시간 내에 개발할 수 있도록 플랫폼을 고도화하고 있다. 조명현 세미파이브 대표는 “단 5년 만에 매출 1천억 원을 돌파한 것은 이례적이고 주목할 만한 성과”라며 "급성장하는 AI 반도체 생태계에서 맞춤형 반도체(ASIC) 시장은 핵심 축으로 자리 잡을 것"이라고 말했다. 그는 이어 "'맞춤형 반도체의 새로운 글로벌 허브'라는 창업 비전 아래, 저비용·고효율 설계 플랫폼 선두주자로서 카테고리 리더십을 강화하고 글로벌 시장을 적극 공략할 것”이라고 덧붙였다.

2025.03.26 10:01장경윤

보스반도체, 유럽 자동차 OEM과 'ADAS 칩렛' 반도체 개발 계약

보스반도체가 최근 유럽의 자동차 회사와 차세대 자율주행 시스템을 위한 ADAS(첨단 운전자 지원 시스템) 칩렛 반도체 개발 계약을 체결했다고 12일 밝혔다. 이번 협력을 통해 해당 반도체의 아키텍처 설계부터 차량 시스템 검증 및 ADAS AI 소프트웨어 최적화까지 전 과정에 걸쳐 공동 개발이 진행될 예정이다. 보스반도체의 Eagle-N(자동차용 칩렛 AI 가속기)과 Eagle-A(독립형 ADAS 반도체)를 함께 칩렛 시스템으로 구성해 고객의 차량용 차세대 시스템에 사용하는 것을 목표로 한다. 박재홍 보스반도체 대표는 "이번 대형 선도 고객사와의 ADAS 칩렛 반도체 개발 계약은 보스반도체의 제품 양산을 위한 매우 큰 성과"라며 "당사의 이글(Eagle) 칩렛 반도체 제품군은 저가형부터 중급형, 고급형 등의 차량용 ADAS 시스템에 모두 사용될 수 있도록 성능, 비용 효율성, 전력 효율성, AI 소프트웨어 최적화 등에 있어 모두 경쟁력을 갖췄다"고 밝혔다. 자동차 산업에서 ADAS 솔루션은 차량 안전성을 높이고 자율주행 기술을 지원하는 핵심 요소로 자리 잡았다. 특히, 자율주행 기술이 레벨 2 이상으로 발전함에 따라 실시간 데이터 처리를 위한 고성능·에너지 효율적 반도체에 대한 수요가 급증하고 있다. 그러나 기존 단일 반도체 패키지 방식은 확장성, 유연성, 비용 경쟁력 및 성능 최적화 측면에서 한계가 있다. 반면 칩렛(Chiplet) 기반 아키텍처는 모듈형 설계로 특정 ADAS 기능에 맞춰 소형·저비용 칩을 여러 개 사용할 수 있어 단일 반도체 패키지의 문제점을 극복할 수 있는 솔루션으로 각광받고 있다. Eagle-N은 보스반도체의 첫 번째 제품으로, 업계 최초의 자동차용 칩렛 AI 가속기 반도체로 최대 250TOPS의 NPU(신경망 처리 장치) 성능을 갖추고 있다. 현재 여러 글로벌 고객사와 샘플 검증을 논의하고 있으며, 2026년 양산을 목표로 한다. 차기 제품인 Eagle-A는 독립형 ADAS 반도체로 카메라·라이다(LiDAR)·레이더(Radar) 통합 센싱이 가능하며, 강력한 AI NPU 프로세서와 고성능 CPU·GPU를 갖추고 있다. 샘플 출시는 2027년 1분기, 양산은 2028년이 목표다. Eagle ADAS 칩렛 반도체 제품군은 1개의 Eagle-A와 복수의 Eagle-N을 결합해 유연하고 확장 가능한 시스템으로 다양한 차량에 탑재, 자율주행 레벨 2~4를 모두 구현할 수 있다.

2025.03.13 06:00장경윤

Prev 1 2 3 Next