검색 - IT세상을 바꾸는 힘 지디넷코리아

ZDNet 검색 페이지

'초미세 반도체'통합검색 결과 입니다. (4건)

태그
기간
- 3개월
- 1년
- 1년 이전

재검색

양자물질 전자 분포 제어 성공…"차세대 초미세 반도체 소자 개발 가능"

양자물질의 전자 분포를 자유자재로 제어하는 원천기술이 개발됐다. 향후 차세대 초미세 반도체소자 개발이 가능해질 전망이다. POSTECH(포스텍)은 물리학과 · 융합대학원 박경덕 교수 연구팀이 초고분해 극초단 펄스 전압조절기를 개발했다고 20일 밝혔다. 박경덕 교수는 "나노 공간에서 2차원 양자물질의 전자 분포를 자유자재로 조절할 수 있게 됐다"며 "향후 양자물질의 전기적 · 광학적 특성 변화를 조사하는 것이 가능해졌다"고 말했다. 양자물질의 전자 분포를 조절하면 2차원 반도체의 상전이, 전도도 변화, 반도체 입자 형성 및 거동을 제어할 수 있게 된다. 연구팀은 "초전도 특성을 가지는 반도체나 특수한 나노격자 구조를 이용한 메모리 구현이 가능하다"고 설명했다. 저차원 양자물질의 전자 분포와 밀도 조절을 위한 대표적인 방법으로 화학적 전하주입법과 정전기적 전하주입법이 있다. 이 중 정전기적 전하주입법은 가역적이고 비파괴적이며, 빠르고 안정적인 전자 분포 조절이 가능하다는 장점이 있다. 그러나 나노 공간에서의 정전기적 전하주입법은 아직까지 숙제였다. 반도체 나노 공간에 전기장을 걸더라도 전자의 빠른 확산으로 인해 전자 분포가 넓어져 제어가 불가능해진다는 것. 이형우 연구원(논문 공동 제1저자, 석박사통합과정)은 "2차원 반도체의 무작위적인 전자 확산은 초미세 반도체소자 개발에 있어 큰 제약이었다"고 말했다. 연구팀은 이 문제를 원자힘 현미경, 전도성 나노광학 안테나 탐침, 초고분해 분광장치, 고속 교류전압 펄스 발생기를 연동 결합한 초고분해 극초단 펄스 전압조절기를 개발해 해결했다. 이형우 연구원은 "나노 공간에서 저차원 양자물질의 전자 분포를 조절하는 장비를 최초로 구현했다"며 "복잡한 미세 전극 소자가 필요한 기존 방식과 달리 나노광학 안테나 탐침에 고속 교류전압을 걸어 저차원 양자물질의 전자 밀도를 나노 공간에서 자유자재로 조절하는 데 성공했다"고 부연 설명했다. 연구팀은 이 장비를 이용해 2차원 반도체인 이황화몰리브덴(MoS2) 단일층의 전기적 및 광학적 특성을 나노 공간에서 정밀하게 제어했다. 또 이황화몰리브덴 나노 공간 내 반도체입자들이 상호 변환되며, 동시에 이황화몰리브덴 단일층의 광발광 양자수율에도 변화가 있는 물리적 현상을 규명했다. 연구팀은 여기서 한 발 더 나아가 고속 교류전압 펄스 폭에 따른 광발광 세기 측정과 이와 연관한 이론적 모델링을 통해 초고분해 극초단 펄스 전압조절기에 의해 전자 분포 제어가 나노 공간에서 가능함을 검증했다. 김수정 연구원(논문 공동 제1저자, 석박사통합과정)은 ”2차원 반도체의 무작위적인 전자 확산 난제를 극복하고 이의 능동적제어까지 가능해졌기 때문에 전자 밀도의 공간적 변화에 의해 반도체소자에서 발생하는 다양한 물리현상들을 다각적으로 규명할 수 있을 것”이라고 전했다. 한편, 연구에 사용된 2차원 반도체 물질의 제작은 성균관대 김기강 교수팀, 고 유전상수 산화물박막 제작은 울산과학기술원(UNIST) 박형렬 교수팀이 참여했다. 연구는 한국연구재단과 삼성미래기술육성재단 등의 지원을 받아 수행됐다. 연구결과는 국제 학술지 '사이언스 어드밴시스(Science Advances)'(11월16일자)에 온라인으로 게재됐다.

2024.11.20 14:17박희범

삼성전자, 차세대 D램 전환투자 전략 고심…연내 윤곽 나올 듯

삼성전자가 이르면 연내 제2평택캠퍼스(P2)의 차세대 D램 라인 구축 방안을 결정할 것으로 전망된다. 삼성전자는 현재 상용화된 가장 최신 세대의 D램 대비 1세대, 혹은 2세대 앞선 공정까지 설비투자를 고려하고 있는 것으로 알려졌다. 12일 업계에 따르면 삼성전자는 올 연말까지 P2 내 D램 라인의 최선단 D램 전환투자 계획을 세울 예정이다. P2는 삼성전자가 지난 2020년 하반기부터 가동한 팹이다. D램 라인의 경우 1z D램(3세대 10나노급 D램)을 주력으로 생산해 왔다. 1z D램은 메모리 업계에서 레거시(성숙) 공정에 해당하는 제품으로, 지난해까지 이어진 메모리 불황 시기에 감산이 적극적으로 진행됐다. 이에 삼성전자는 P2를 최선단 D램의 생산기지로 전환하기 위한 준비에 나섰다. 올해 1b D램(5세대 10나노급 D램) 양산용 설비를 들이기 시작한 것으로 파악됐다. 1b D램은 상용화된 가장 최신 세대의 D램이다. 삼성전자는 지난해 5월 16Gb(기가비트) DDR5 제품부터 양산을 본격화했다. P2 외에도 P3, 화성 15·16 라인 등에서 1b D램에 대한 전환 투자가 진행되고 있다는 점을 고려하면, 삼성전자는 내년 초까지 월 10만장 수준의 1b D램 생산능력을 확보할 수 있을 것으로 전망된다. 나아가 삼성전자는 P2에 1b D램을 이을 '차세대 D램' 투자를 계획하고 있다. 1b D램 전환 뒤 남아있는 1z D램 양산 라인을 1c(6세대), 혹은 1d(7세대)로 전환하는 것이 주 골자다. 업계 관계자는 "P2의 전환 투자를 위한 라인 구성 설계가 오는 4분기 중에 완료될 예정"이라며 "이후 내년도에 관련 설비 발주가 진행될 것으로 안다"고 설명했다. 삼성전자가 구상 중인 P2 설비투자 전환 계획은 최선단 D램의 개발 현황에 따라 달라질 전망이다. 앞서 삼성전자는 1c D램을 연내 양산하겠다는 계획을 세우고, 하반기 초도 양산라인 구축을 준비하고 있다. 업계 관계자는 "1c D램의 수율이 견조할 경우, P2에 더 앞선 1d D램 라인을 선행 도입하는 방안이 거론되고 있다"며 "물론 1c D램의 개발이 저조해 P4 내 1c D램 투자가 미뤄지면 P2에서 1c D램 전환 투자가 진행될 것"이라고 밝혔다.

2024.09.12 13:33장경윤

SK실트론, '2나노'용 공정 기술 개발…웨이퍼 업계도 '초미세' 대응

SK실트론이 최근 초미세 파운드리 공정에 해당하는 2나노미터(nm)급 EPI(에피) 기술을 개발했다. 삼성전자, TSMC 등 주요 반도체 기업들이 내년 2나노 공정 상용화를 앞다퉈 추진 중인 상황에 대응하기 위한 준비다. 20일 SK실트론의 반기보고서에 따르면 이 회사는 지난 6월 '300mm(12인치) 로직용 2나노급 EPI'를 개발했다. SK실트론은 주요 반도체 제조 기업의 요청에 의해 해당 기술을 연구개발(R&D) 해온 것으로 알려졌다. 현재 2나노 수준의 초미세 파운드리 공정을 다루는 기업은 전 세계적으로 삼성전자, TSMC, 인텔 등 3곳에 불과하다. EPI는 공정은 연마가 끝난 실리콘 웨이퍼(폴리시드 웨이퍼) 위에 화학기상증착법(CVD)으로 초고순도의 단결정 실리콘 레이어를 성장시키는 기술이다. 이 과정을 거친 웨이퍼를 에피 웨이퍼라 부른다. 에피 웨이퍼는 폴리시드 웨이퍼 대비 표면에 존재하는 미세 결함이 적으며, 특정 용도에 맞춰 유연하게 특성을 변경할 수 있다는 장점이 있다. 때문에 에피 웨이퍼는 주로 CPU, GPU 등 로직 반도체 제조에 활용돼 왔다. SK실트론이 이번에 2나노급 EPI 공정을 개발한 이유는 곧 다가올 초미세 공정 시대에 대응하기 위한 준비로 풀이된다. 웨이퍼 제조기업은 반도체 최후방산업에 속하는 업계 특성 상, 고객사와의 긴밀한 협의를 거쳐 차세대 제품을 선제 개발해야 한다. 대표적으로 삼성전자는 일본 팹리스 PFN(Preferred Networks)로부터 처음으로 2나노 공정 기반의 AI 가속기 칩을 수주한 바 있다. 이에 따라 삼성전자는 내년부터 2나노 공정 양산을 본격화할 계획이다. TSMC 역시 2025년 2나노 공정 양산을 공식화한 상황이다. 한편 SK실트론은 국내 유일의 실리콘 반도체 웨이퍼 전문 제조기업이다. 올 2분기 매출은 5천30억 원, 영업이익은 700억 원을 기록했다. 전분기 대비 각각 5.6%, 66.8% 증가했다. 전년동기 대비로는 매출은 2.2% 증가했으며, 영업이익은 동일한 수준이다.

2024.08.20 10:20장경윤

에스앤에스텍, '新물질' 하드마스크 개발…High-NA EUV 시대 준비

국내 반도체 부품업체 에스앤에스텍이 High-NA EUV 시대에 대응하기 위해 차세대 하드마스크 개발을 완료했다. 해당 제품은 향후 고객사와의 검증을 통해 실제 적용 여부가 결정될 것으로 전망된다. 승병훈 에스앤에스텍 전무는 12일 수원 컨벤션센터에서 열린 '차세대 리소그래피 + 패터닝' 학술대회에서 회사의 제품 개발 로드맵에 대해 밝혔다. 하드마스크는 반도체 노광공정에서 회로를 새기는 데 사용되는 블랭크마스크의 보조격 소재다. 반도체는 웨이퍼 위에 PR(감광액)을 도포한 뒤 빛을 쬐고, 이후 필요없는 물질은 깎아내는(식각) 과정을 거친다. 그런데 초미세 공정에서는 PR 두께가 매우 얇아져, 웨이퍼 하부층까지 식각하기가 어렵다. 이 때 하드마스크를 PR 증착 전에 삽입해 웨이퍼를 보호하고 식각 성능을 높인다. 기존 하드마스크 소재로는 크롬, 탄탈, 실리콘 등이 쓰였다. 그러나 High-NA EUV 공정은 감광액(PR)을 EUV(30~60나노미터) 보다 더 얇은 10~20나노미터 수준으로 도포해야 하기 때문에, 새로운 소재 적용이 필요하다. EUV는 기존 반도체 노광공정 소재인 ArF(불화아르곤) 대비 빛의 파장이 짧아, 초미세 공정 구현에 용이한 광원이다. 현재 7나노미터(nm) 이하 공정에 적용되고 있으며, 주요 기업들은 성능을 더 높인 High-NA EUV 기술을 내년부터 본격 도입할 계획이다. NA는 렌즈 수차로, 해당 수치를 높일 수록 해상력이 향상된다. 기존 EUV의 렌즈 수차가 0.33인 반면, High-NA EUV는 0.55로 더 높다. 이에 에스앤에스텍은 신물질을 활용한 하드마스크를 개발했다. 기존 식각 공정이 산소(O2)와 염소(Cl2)를 모두 활용해야 했던 것과 달리, 차세대 하드마스크는 Cl2만을 활용할 수 있도록 만든다. 이 경우 PR을 더 얇게 도포할 수 있어 High-NA EUV에도 대응이 가능하다. 승병훈 전무는 "차세대 하드마스크는 식각 선택비가 타 물질 대비 3배가량 높고 PR 두께 감소, 마스크 제조공정 단순화 등 다양한 이점이 있다"며 "현재 개발이 완료돼, 향후 고객사와의 검증을 통해 적용 여부가 결정될 것"이라고 설명했다. 다만 하드마스크만으로는 High-NA EUV에 완벽히 대응할 수 없다. 하드마스크 외에도 필름 스트레스 조절, 노광 공정 성능의 척도인 DoF(초점심도) 마진 개선 등 블랭크마스크의 다른 주요 요소들도 함께 선응이 강화돼야 하기 때문이다.

2024.08.12 17:33장경윤