삼성전자, 1c D램 상용화에 '올인'…성과와 과제는
삼성전자가 1c(6세대 10나노급) D램을 성공적으로 양산하기 위한 만반의 준비에 나섰다. 컴퓨팅·서버 모바일용 제품을 동시다발적으로 개발하는 것은 물론, 수율 향상에 따른 설비투자 확대도 추진하고 있다. 다만 1c D램의 개발 상황과 양산성 확보는 '별개의 문제'라는 지적도 나온다. 삼성전자 안팎의 이야기를 종합하면 ▲재설계에 따른 생산성 저하 ▲제조 공정에서 허용되는 공정 변동의 폭이 좁다는 점 등이 향후 해결해야 할 핵심 과제로 지목된다. 2일 업계에 따르면 삼성전자는 1c D램의 상용화를 위한 제품 개발에 주력하고 있다. 1c D램은 삼성전자가 올 하반기 양산을 목표로 한 제품이다. 특히 삼성전자는 1c D램을 HBM4(6세대 고대역폭메모리)에 탑재할 예정이기 때문에, 차세대 메모리 사업에 있어 매우 중요한 의미를 가지고 있다. HBM은 여러 개의 D램을 수직으로 적층해 데이터 처리 성능을 끌어 올린 메모리다. 현재 HBM3E(5세대 HBM)까지 상용화에 이르렀다. 주요 경쟁사인 SK하이닉스와 마이크론이 HBM4에 1b(5세대 10나노급) D램을 채용한 것과 달리, 삼성전자는 이보다 한 단계 앞선 1c D램을 활용한다. D램이 HBM의 성능을 좌우하는 핵심 요소인 만큼, HBM4 시장에서 경쟁사 대비 강점을 드러내겠다는 전략으로 풀이된다. 다만 1c D램은 이제 막 개발이 진행되고 있는 제품으로, 수율이나 양산 효율성이 떨어진다는 단점을 동시에 품고 있다. DDR·LPDDR 동시 개발…1c D램 상용화 속도 의지 이에 삼성전자는 1c D램의 성공적인 시장 진입을 위해 다양한 전략을 구사하고 있다. 먼저 LPDDR(저전력 D램)을 포함한 제품의 동시다발적인 개발이다. 1c D램이 HBM에 초점이 맞춰져 있긴 하지만 삼성전자는 현재 1c D램 기반의 LPDDR 개발도 상당 부분 진척된 것으로 파악됐다. 통상 D램은 DDR, LPDDR, GDDR(그래픽 D램) 순으로 개발된 뒤 HBM에 적용한다. 삼성전자는 이 같은 관례를 깨기 위한 혁신을 시도 중이다. 반도체 업계 관계자는 "삼성전자가 그래픽을 제외한 모든 영역에서 1c D램을 거의 동시 개발하고 적용하는 전략을 추진하고 있다"며 "주요 기업들과의 경쟁에서 우위를 다시 선점하려는 의도"라고 설명했다. 삼성전자 안팎의 이야기를 종합하면, 이 회사가 1c D램의 내부 양산 승인(PRA)을 목표로 둔 시점은 LPDDR이 올해 중순, HBM용으로 재설계를 진행한 DDR은 올 3분기께로 관측된다. 앞서 삼성전자는 HBM4용 1c D램의 높은 수율 확보를 위해 지난해 하반기부터 주변 회로의 크기를 키우는 재설계를 단행한 바 있다. 주변 회로가 커지면 칩 사이즈도 커져 웨이퍼 당 생산할 수 있는 칩의 수는 줄어들지만, 개발 난이도를 낮출 수 있다. 수율 높였지만…양산성 확보 결과 지켜봐야 덕분에 삼성전자는 내부적으로 수율 향상에 대한 자신감을 얻은 분위기다. 올해 초 1c D램의 첫 양산 라인 구축을 위한 투자를 진행한 데 이어, 최근에는 평택·화성을 중심으로 추가 설비투자를 계획 중인 것으로 파악됐다. 다만 삼성전자가 1c D램의 수율을 끌어올려 PRA를 마무리 하더라도, 양산 관점에서는 여전히 해결해야 할 과제들이 남아있다. 개발단에서는 소수의 특정 장비로 시제품을 생산한다. 이를 양산 공정으로 이관할 경우, 다수의 장비를 운용해야 하기 때문에 균일한 제조 환경을 구현해줘야 한다. 만약 각 장비 별로 설정이 크게 상이하면 양품을 균일하게 생산할 수 없게 된다. 때문에 양산 공정에서는 공정 변동(Process Variation)의 폭이 넓어야 양산에 유리하다. 그러나 삼성전자 1c D램은 공정 변동 폭이 이전 대비 좁은 것으로 알려졌다. 사안에 정통한 관계자는 "삼성전자의 1c D램은 공정 변동 폭이 좁아 일반적인 환경 대비 설정이 조금만 빗겨가도 불량이 발생해 마진을 확보하기 어렵다는 한계가 있다"며 "재설계에 따른 PRA를 비교적 수월하게 통과하더라도 양산성 확보는 다른 문제"라고 설명했다.
