• ZDNet USA
  • ZDNet China
  • ZDNet Japan
  • English
  • 지디넷 웨비나
뉴스
  • 최신뉴스
  • 방송/통신
  • 컴퓨팅
  • 홈&모바일
  • 인터넷
  • 반도체/디스플레이
  • 카테크
  • 헬스케어
  • 게임
  • 중기&스타트업
  • 유통
  • 금융
  • 과학
  • 디지털경제
  • 취업/HR/교육
  • 인터뷰
  • 인사•부음
  • 글로벌뉴스
창간특집
인공지능
배터리
컨퍼런스
칼럼•연재
포토•영상

ZDNet 검색 페이지

'인터포저'통합검색 결과 입니다. (10건)

  • 태그
    • 제목
    • 제목 + 내용
    • 작성자
    • 태그
  • 기간
    • 3개월
    • 1년
    • 1년 이전

TSMC, CoWoS에 '플럭스리스 본딩' 적용 추진…AI칩 대형화에 대응

대만 주요 파운드리 TSMC가 첨단 패키징 기술인 '플럭스리스(Fluxless)' 본딩을 적용하는 방안을 추진 중이다. 지난해부터 관련 장비를 도입해 평가를 진행해 온 것으로 파악됐다. AI 산업의 발달로 패키징 크기가 점차 확대되면서, 기술 전환의 필요성이 높아졌다는 분석이 제기된다. 6일 업계에 따르면 TSMC는 2.5D 패키징에 플럭스리스 본딩을 적용하기 위한 공정 평가를 진행하고 있다. 그간 TSMC는 2.5D 패키징을 'CoWoS(Chip-on-Wafer-on-Substrate)'라는 브랜드명으로 자체 개발해 왔다. TSMC는 지난해 2곳 이상의 해외 주요 반도체 장비업체로부터 플럭스리스 본딩 장비를 들여와, CoWos에 양산 적용하기 위한 평가를 진행하고 있다. 나아가 올 상반기에도 또 다른 협력사와 추가적인 평가를 시작할 예정인 것으로 파악됐다. 2.5D 패키징은 칩과 기판 사이에 넓다란 실리콘 인터포저 위에 반도체 다이(Die)를 수평 배치하는 기술이다. 기판만을 활용하는 기존 2D 패키징에 비해 회로를 더 밀도있게 연결할 수 있다. 특히 HBM과 고성능 GPU를 연결하는 데이터센터용 AI 가속기 분야에서 CoWoS에 대한 수요가 높다. TSMC는 그간 CoWoS에 플럭스(Flux)를 활용해 왔다. 플럭스는 칩과 인터포저를 연결하는 미세한 범프의 접착력을 높이고, 접합 품질을 떨어트리는 산화막을 방지하는 역할을 맡고 있다. 그러나 CoWoS는 점차 플럭스를 쓰기 어려워지는 환경으로 진화하고 있다. 플럭스는 범프의 접합이 끝난 뒤 제거(세정)돼야 하는데, 인터포저 크기가 커지면 가운데에 묻은 플럭스를 완전히 제거하기가 어렵기 때문이다. 플럭스가 잔존하면 칩 신뢰성이 저해될 수 있다. 실제로 TSMC의 CoWoS 패키징 내 인터포저 크기는 지난 2023년 기준 80x80mm 수준이었다. 레티클(포토마스크; 반도체 회로를 새기기 위한 원판) 대비 약 3.3배 크다. TSMC는 이를 오는 2026년 100x100mm(레티클 대비 5.5배)까지 확대할 계획이다. 2027년에는 120x120mm(레티클 대비 8배) 수준으로 커진다. AI 가속기에 요구되는 컴퓨팅 성능이 높아질수록 더 많은 칩을 내장해야 하기 때문에, 인터포저의 크기도 덩달아 커지는 추세다. 플럭스리스 본딩은 이 문제를 해결할 수 있는 대안으로 꼽힌다. 플럭스리스는 플럭스를 사용하지 않고 범프의 산화막을 제거하는 기술이다. 때문에 해외 주요 반도체 장비기업들이 관련 기술 개발에 주력하고 있다. TSMC도 향후 CoWoS에 플럭스리스 본딩을 적용하는 방안을 적극 검토하는 분위기다. 특히 TSMC는 지난해 CoWoS 수율 향상에 난항을 겪은 바 있어, 플럭스리스를 비롯한 대안 기술에 관심을 기울일 수 밖에 없다는 게 업계의 전언이다. 반도체 업계 관계자는 "현재 TSMC는 플럭스리스 본더를 소량 들여와 연구개발(R&D) 단계에서 평가를 진행하는 중"이라며 "올해까지 테스트가 마무리 될 것으로 보고 있다"고 설명했다.

2025.03.06 14:16장경윤

나인테크, FO-PLP·유리기판용 습식 공정장비 개발 완료

이차전지·반도체 장비 전문기업 나인테크는 FO-PLP(팬아웃 패널 레벨 패키징) 및 유리기판용 장비 생산을 위한 기술 개발과 테스트를 완료했다고 3일 밝혔다. 나인테크는 지난 3년간 FO-PLP에 적용되는 모든 습식 세정장비를 해외 반도체회사와 글라스 코어기판 회사에 납품하며 관련 기술력을 쌓은 바 있다. 이번에 개발한 장비는 기술적 부분에서 열 팽창 계수의 변화에 따른 기판의 휨(Warpage) 현상을 핸들링 하는 부분과 기판 두께의 얇아짐에 대응하기 위한 기술이다. 장비 개발 및 테스트를 마쳤으며, 유리관통전극(TGV) 공정의 습식 공정 설비 검증도 완료됐다. 회사는 앞으로 예상되는 장비 수요 증가에 대비해 올해부터 추가 증설 추진을 적극 검토하고 있다. FO-PLP는 기존 웨이퍼 레벨 패키징(WLP)보다 큰 패널을 사용해 더 많은 반도체 칩을 동시에 패키징 할 수 있는 장비다. 글래스 코어 기판(유리기판), 실리콘포토닉스와 더불어 차세대 반도체 기술로 주목받고 있다. FO-PLP 방식은 기존 WLP방식보다 생산성이 월등해 효율이 높을 뿐만 아니라 원가 절감에도 효과적이지만 기판이 넓어 열로 인한 휨 형상이 발생하고 이로 인해 칩 배선 불량까지 이어질 수 있다는 단점이 있다. 또한 유리기판은 기존 플라스틱 기판을대체함으로써 열에 대한 내구성을 높이고 회로 패턴의 오류를 줄여 수율을 높일 수 있으나, 유리관통전극(TGV) 공정의 고도화 및 인터포저(interposer)에 구리(Cu)를 채우는 기술 역시 추가 개발이 필요한 상황이다. 삼성전자와 TSMC 모두 인공지능(AI) 반도체를 만드는 FO-PLP 기술을 차기 로드맵으로 결정했으며, 이중 TSMC는 FO-PLP 방식과유리기판을 적용해 엔비디아 등 AI 반도체 패키징의 생산능력 한계와 비용 문제를 해결하려 하고 있다. 나인테크 관계자는 "급변하는반도체 시장에서 FO-PLP의 패키징 기술과 유리기판을 통한 반도체 패키징의 핵심 기술이 대두되고 있어 반도체 패키징 공정 선도기업 TSMC 역시 FO-PLP 방식과 유리기판을 통해 생산능력과 비용 문제를 해결하고 있다"며 "FO-PLP 장비 납품 경험을 통해 추가 수주에 박차를 가하면서, 연구개발과 더불어 수요 증대에 대비한 생산시설 확충도 진행 중"이라고 밝혔다.

2025.02.03 09:33장경윤

韓 소부장, 엔비디아·TSMC 기술혁신 발맞춰 신시장 개척

엔비디아·TSMC 등 글로벌 빅테크 기업들이 AI 산업의 주도권을 유지하기 위한 기술 변혁을 지속하고 있다. 이에 국내 소부장 기업들도 차세대 제품 양산화를 위한 테스트를 진행하고 있는 것으로 파악됐다. 30일 업계에 따르면 국내 소부장 기업들은 엔비디아 및 TSMC의 차세대 기술 도입에 맞춰 신제품 양산을 추진하고 있다. 엔비디아는 내년 출시할 차세대 AI 가속기인 'B300'부터 소켓 방식을 적용하는 방안을 검토 중이다. B300은 엔비디아가 지난 3월 공개한 AI 반도체 '블랙웰' 시리즈 중 가장 성능이 높은 제품으로, HBM3E(5세대 고대역폭메모리) 12단을 탑재한다. 그간 엔비디아의 AI 가속기는 고성능 GPU와 HBM, 인터페이스 등을 메인 기판에 모두 집적하는 온-보드(on-board) 형식으로 제작돼 왔다. 반면 소켓은 GPU를 기판에 실장하지 않고, 별도로 탈부착하는 방식이다. AI 가속기를 소켓 방식으로 변경하는 경우 GPU 불량에 따른 문제에 효율적으로 대응할 수 있게 된다. GPU 및 기판의 제조 안정성도 높일 수 있다. 다만 GPU와 기판을 안정적으로 연결해야 하는 것이 과제로 꼽힌다. 현재 엔비디아향 소켓은 한국 및 대만의 후공정 부품업체가 주력으로 공급하고 있다. 이들 기업은 올 4분기 AI 가속기용 소켓 샘플을 공급한 것으로 알려졌다. 실제 양산에 돌입하는 경우 내년 중반부터 출하량을 늘릴 수 있을 것으로 관측된다. 엔비디아의 핵심 파트너인 대만 TSMC도 자체 개발한 'CoWoS' 기술을 고도화하고 있다. CoWoS는 넓은 기판 모양의 실리콘 인터포저 위에 반도체 다이(Die)를 수평 배치하는 첨단 패키징이다. 특히, TSMC는 기존 대비 소형화된 인터포저를 사용하는 CoWoS-L을 최신형 HBM에 적용하고 있다. 이러한 기조에 따라 계측 분야에서도 변화가 감지되고 있다. 기존 CoWoS-L에 구현된 회로의 배선폭은 2마이크로미터 이상이다. 그러나 CoWoS-L의 집적도가 높아지면서, 배선폭 역시 더 좁은 1마이크로미터 내외가 요구되고 있다. 기존 CoWoS의 회로 계측은 3D 광학 검사를 활용해 왔다. 그러나 배선폭이 1마이크로미터로 줄어들게 되면 성능의 한계로 계측이 힘들어진다. 이에 TSMC는 AFM(원자현미경) 기술을 CoWoS에 적용하는 방안을 추진 중이다. 국내 장비업체도 복수의 AFM 장비를 공급해 품질 테스트를 거치고 있는 것으로 파악된다. AFM은 탐침을 시료 표면에 원자 단위까지 접근시켜, 탐침과 표면 간의 상호작용을 통해 시료를 계측하는 장비다. 기존 광학식 대비 속도는 느리지만, 매우 미세한 수준까지 계측이 가능하다. 때문에 기존 AFM은 주로 초미세 공정과 직결된 전공정 영역에서 활용돼 왔다. TSMC가 CoWoS 패키징에 AFM을 양산 도입하는 경우, AFM의 적용처가 최첨단 패키징 분야로도 확장될 수 있을 것으로 전망된다.

2024.12.30 11:22장경윤

삼성전기, 'KPCA쇼 2024'서 첨단 패키지기판 기술력 공개

삼성전기는 'KPCA Show 2024'에 참가해 차세대 반도체기판 기술력을 공개한다고 4일 밝혔다. KPCA Show(국제PCB 및 반도체패키징산업전)는 국내외 기판, 소재, 설비 업체들이 참가하는 국내 최대 기판 전시회로 4일부터 6일까지 인천 송도컨벤시아에서 개최된다. 삼성전기는 국내 최대 반도체 패키지기판 기업으로, 이번 전시회에서 대면적·고다층· 초슬림 차세대 반도체기판을 전시하며 기술력을 과시했다. 반도체 패키지기판은 고집적 반도체 칩과 메인보드를 연결하여 전기적 신호와 전력을 전달하는 제품이다. 서버, AI, 클라우드, 전장 등 산업 패러다임 변화에 따라 반도체기판이 반도체 성능 차별화의 핵심이 되고 있으며, 반도체 고성능화에 따라 반도체기판도 내부 층수 증가, 미세회로 구현, 층간 미세 정합, 두께 슬림화 등 고난도 기술이 요구되고 있다. 삼성전기는 이번 전시회에서 2가지 테마에 따라 ▲어드밴스드 패키지기판존 ▲온 디바이스 AI 패키지기판존으로 전시부스를 구성했다. 전시 부스 중앙에는 반도체기판이 적용된 제품분해도를 전시하여 반도체 패키지기판 실제 적용분야에 대한 이해도를 높였다. 어드밴스드 패키지기판존에서는 현재 삼성전기가 양산중인 하이엔드급 AI/서버용 FCBGA의 핵심 기술을 선보였다. 이번에 소개하는 AI·서버용 FCBGA는 신호를 고속으로 처리하기 위해 제품 크기(면적)는 일반 FCBGA의 6배, 내부 층수는 2배인 20층 이상을 구현한 최고난도 제품이다. 삼성전기는 국내 유일 서버용 FC-BGA 양산 업체로써 업계 최고 수준의 기술을 보유하고 있다. 또한 삼성전기는 반도체 고성능화 트렌드에 맞춰 발전하고 있는 차세대 패키지기판 기술을 소개했다. 반도체와 기판 사이에 실리콘 인터포저를 사용하지 않고 반도체와 반도체를 직접 연결하는 2.1D 패키지기판기술, SoC와 메모리를 하나의 기판에 통합한 Co-Package 기판 등을 공개했다. 특히 삼성전기는 기판 코어에 글라스 소재를 적용해 대면적 기판에서 발생하는 휨특성과 신호 손실을 혁신적으로 개선한 글라스 기판을 처음으로 공개했다. 글라스 기판에 대한 핵심기술과 주요 사양 소개를 통해 삼성전기가 차세대 기판 시장에서 기술 경쟁력 확보에 주력하고 있음을 밝혔다. 온 디바이스 AI 패키지기판존에서는 AI시대에 맞춰 현재 삼성전기가 양산하는 제품을 전시했다. 삼성전기는 세계 1위를 자랑하는 AI 스마트폰 AP용 FCCSP(Flip Chip Chip Scale Package) 기판과 메모리용 UTCSP(Ultra Thin chip Scale Package) 기판, AI 노트북용 박형 UTC(Ultra Thin Core) 기판, 수동소자 내장기술을 통해 반도체 성능을 높인 임베디드 기판 등을 소개했다. 김응수 삼성전기 패키지솔루션사업부장 부사장은 “삼성전기는 세계 최고 수준의 패키지기판 기술력을 바탕으로 글로벌 주요 고객들과의 협력을 확대해 나가고 있다”며 “삼성전기는 차세대 반도체기판 시장에서 요구하는 요소 기술을 확보해 서버, AI, 자율주행 등 하이엔드 기판 시장을 집중 공략해 나가겠다”고 밝혔다. 1991년 기판사업을 시작한 삼성전기는 차별화된 기술력으로 세계 유수의 기업들로 제품을 공급하며 기판업계를 이끌고 있다. 특히 최고사양 모바일 AP용 반도체기판은 점유율, 기술력으로 독보적인 1위를 차지하고 있다. 최근에는 미래 주도기술로 초대면적·초고다층, 초미세회로 및 Glass 소재 활용 기술 등 차세대 핵심기술 확보에 역량을 집중하고 있다.

2024.09.04 08:57장경윤

삼성전자, 2026년 HBM 12개 이상 집적 '2.xD 패키징' 개발 목표

삼성전자가 더 많은 HBM을 집적하기 위한 차세대 패키징 기술 개발에 주력한다. 올해 HBM을 8개까지 수용할 수 있는 2.5D 패키징 기술을 개발하고, 2026년에는 12개 이상을 수용할 수 있는 2.xD를 개발한다는 계획이다. 전희정 삼성전자 파운드리사업부 사업개발팀 상무는 9일 서울 코엑스에서 열린 '삼성 파운드리 포럼'에서 회사의 최첨단 패키징 로드맵에 대해 이같이 밝혔다. 전희정 상무는 "현재 삼성전자는 HBM을 8개 수용할 수 있는 실리콘 인터포저 기반의 아이큐브-S 플랫폼을 개발하고 있다"며 "현존하는 칩 대비 대역폭은 2배(6.6TB/s), 메모리 용량은 2.5배(192GB)로 제공할 수 있다"고 밝혔다. 아이큐브는 삼성전자가 개발 중인 2.5D 패키징의 브랜드명이다. 2.5D 패키징은 넓은 기판 모양의 실리콘 인터포저 위에 시스템반도체와 HBM을 집적하는 기술을 뜻한다. 나아가 삼성전자는 오는 2026년 2.5xD 패키징 기술 개발을 목표로 하고 있다. 2.5xD 패키징은 12개 이상의 HBM을 탑재 가능한 기술로 대역폭이 9배(30.7TB/s), 메모리 용량이 7배(576GB) 높다. 2.xD 기술은 RDL(재배선)이라 불리는 미세한 회로 패턴을 기판에 삽입하거나, 실리콘 인터포저를 기판에 내장하는 '실리콘 브릿지'를 탑재하는 기술이다. 2027년에는 2.xD와 3D 집적 기술을 결합한 패키징을 개발할 계획이다. 해당 기술은 로직과 로직, 혹은 로직과 메모리를 수직으로 적층하는 개념이다. 이를 적용하면 대역폭은 21배(70.5TB/s)까지 높아질 전망이다.

2024.07.09 17:34장경윤

램테크놀러지, 유리기판용 TGV 기술 관련 특허 출원

반도체 공정용 화학소재 전문 기업 램테크놀러지는 'TGV(유리관통전극) 인터포저 제조 핵심기술 글라스 홀 식각 기술개발 관련 특허'를 출원했다고 2일 밝혔다. 램테크놀러지는 이번 기술개발 관련 특허 출원을 완료함에 따라 레이저 홀(Laser Hole) 가공업체와 연계 사업추진에 속도를 낼 예정이다. 램테크놀러지 연구개발 담당자는 "지난해 고객사 개발 요청에 의해 당사의 핵심기술인 반도체 공정용 식각기술 기반으로 TGV용 식각액을 개발했다"며 "현재는 연구개발 협업 단계를 넘어 고객사 평가를 진행하고 있다”고 설명했다. 이어 “고객 요구에 따른 다양한 홀 사이즈 구현 및 다변화, 식각 프로파일 확보, 식각 후 잔여물 제거, 글라스 표면 투명도와 균일도 확보 등의 기술력으로 특허 출원을 완료했고, 현재 최종 등록까지 박차를 가하고 있다”고 덧붙였다. 최근 유리기판 시장이 확대됨에 따라 램테크놀러지가 개발한 TGV용 식각액이 상용화에 성공할 경우 수요가 급증할 것으로 전망된다. TGV는 플라스틱 대비 다량의 반도체 칩 탑재가 가능하고, 패키징 두께를 줄임과 동시에 열에 강한 것이 특징이다. 또한 같은 면적 당 데이터 처리 규모가 8배 가량 증가하며, 소비전력 절감 효과도 높아 글로벌 반도체 기업들의 유리기판 채용이 늘고 있다. 램테크놀로지는 "해당 시장의 성장세가 예상되는 만큼 TGV용 식각액 상용화를 통해 TGV 시장에 본격 진출할 계획"이라며 "글라스 홀 크기별 식각액 제품을 다변화하는 등 라인업을 확장해 사업을 추진할 예정"이라고 밝혔다.

2024.07.02 11:19장경윤

[단독] LX세미콘, 반도체 '꿈의 기판' 유리기판 신사업 진출 추진

LX세미콘이 회사의 신(新)성장동력으로 반도체 업계에서 '꿈의 기판'이라고 불리는 유리기판에 주목하고 있다. 현재 회사 내부적으로 유리기판 사업 진출을 검토하는 단계로, 이를 위해 최근 주요 협력사들과 접촉한 것으로 확인됐다. 1일 업계에 따르면 LX세미콘은 최근 신사업으로 유리기판 분야에 진출하는 방안을 추진하고 있다. 현재 AI 반도체와 HBM(고대역폭메모리)을 연결하는 2.5D 패키징 공정에는 '인터포저' 라는 기판이 활용되고 있다. 인터포저는 칩과 인쇄회로기판(PCB) 사이에 삽입돼 물리적으로 이어주는 역할을 맡고 있다. 기존 인터포저의 주 소재로는 실리콘과 유기(Organic)가 쓰였다. 실리콘은 특성이 좋으나 가격이 너무 비싸다는 단점이 있다. 비교적 가격이 저렴한 유기 인터포저는 열에 약하고 표면이 거칠어 미세 회로 구현에 적합하지 않다. 반면 유리 인터포저는 표면이 매끄럽기 때문에 세밀한 회로를 만들 수 있고, 고온에 대한 내구성 및 전력효율성이 뛰어나다. 동시에 제조 비용은 실리콘 대비 상대적으로 낮다. 이에 삼성전자, TSMC, 인텔 등 주요 반도체 기업들도 유리기판의 도입을 추진하고 있다. LX세미콘은 올해 상반기부터 유리 인터포저를 신사업으로 추진하는 방안을 검토하기 시작했다. 이를 위해 TGV(유리관통전극)를 비롯한 유리 인터포저 제조의 핵심 공정 기술을 보유한 복수의 기업들과 접촉하고 있는 것으로 파악됐다. TGV는 유리기판에 미세한 구멍을 뚫고, 그 속을 구리로 도금하는 기술이다. 이 TGV 공정을 거쳐야만 반도체 칩과 유리 인터포저 간의 회로 연결이 가능해진다. 향후 LX세미콘이 유리기판 사업 진출을 확정짓는 경우, 회사의 사업 구조는 크게 재편될 것으로 전망된다. LX세미콘은 디스플레이구동칩(DDI), 타이밍컨트롤러(T-Con), 전력관리반도체(PMIC) 등을 전문으로 개발해 온 팹리스 기업이다. 특히 LG디스플레이에 납품하는 DDI가 차지하는 매출 비중이 90%에 달할 정도로 높다. LX세미콘은 이 같은 사업구조 편중화를 해소하고자 그동안 다양한 신사업을 추진해 왔다. 차세대 전력반도체 소재로 꼽히는 SiC(실리콘카바이드)와 반도체에서 발생하는 열을 외부로 방출시키는 방열기판 등이 대표적인 사례다. 이 중 방열기판은 자동차 시장을 겨냥해 제조공장을 완공하고, 시제품을 생산하는 등 적극적인 준비에 나서고 있다. 다만 SiC는 최근까지 사업화에 난항을 겪고 있는 것으로 알려졌다. 이러한 상황에서 LX세미콘이 회사의 새로운 먹거리 발견에 분주해질 수 밖에 없다는 게 업계의 전언이다. 이와 관련해 LX세미콘은 "사업 진출 계획은 없다"고 밝혔다.

2024.07.01 14:30장경윤

주성엔지니어링, '유리 인터포저' 시장 진출 자신감…"올해 테스트 확실"

국내 ALD(원자층증착) 장비 전문업체 주성엔지니어링이 차세대 반도체 기술로 각광받는 '유리 인터포저' 시장 진출을 지산했다. 유리 인터포저 제조를 위한 ALD 장비를 개발해, 올해 해외 주요 고객사와의 테스트를 진행할 예정이다. 아울러 최근 회사가 발표한 지배구조 개편안과 관련해, 업계에서 제기하고 있는 '2세 경영'에 대한 가능성도 열어뒀다. 황철주 주성엔지니어링 회장은 지난 2일 경기 용인 주성엔지니어링 R&D 센터에서 기자들과 만나 회사의 핵심 사업 전략에 대해 이같이 밝혔다. "회사 분할, 지배구조 강화 및 사업 리스크 대응 목적" 주성엔지니어링은 자체 개발한 ALD 기술을 기반으로 반도체, 디스플레이, 태양광용 장비를 개발하고 있다. ALD는 원자 수준인 1옹스트롬(0.1나노미터) 두께로 박막을 겹겹이 증착하는 공정 기술이다. 이전 주력 증착 기술이었던 CVD(화학기상증착) 대비 미세화 공정을 구현하는 데 용이하다. 앞서 주성엔지니어링은 지난달 초 사업 부문별 독립∙책임 경영을 위한 인적 및 물적분할을 추진하겠다고 밝힌 바 있다. 먼저 인적분할로 신설되는 주성엔지니어링(가칭)은 반도체 사업을 전문으로 한다. 존속회사는 사업의 경쟁력 및 투자 전문성 강화에 초점을 맞춘다. 동시에 존속회사는 100% 자회사로 주성에스디(가칭)을 비상장기업으로 물적분할한다. 해당 기업은 태양광·디스플레이 사업을 담당한다. 황철주 회장은 "회사 분할을 결정하게 된 이유는 크게 2가지로, 하나는 지배구조 강화 측면"이라며 "다른 하나는 미중갈등 등으로 전 세계 공급망 및 시장이 흔들리는 상황에서 한 회사가 반도체, 디스플레이, 태양광 사업을 모두 진행하면 위험하기 때문"이라고 설명했다. "글라스 인터포저용 장비, 올해 테스트 확실" 주성엔지니어링은 올해 회사 분할과 더불어 신규 시장 진출이라는 중요한 과업을 안고 있다. 황철주 회장은 "주성엔지니어링은 핵심 산업인 반도체와 디스플레이, 태양광 분야에서 전에 없는 혁신 기술을 개발하는 기업"이라며 "특히 반도체 분야에서는 기존 실리콘 인터포저를 대체할 신기술인 글라스(유리) 인터포저에 집중하고 있다"고 설명했다. 인터포저는 AI 반도체와 HBM(고대역폭메모리)를 연결하는 데 쓰이는 2.5D 패키징의 핵심 부품 중 하나다. 칩과 기판 사이에 들어가 둘을 연결해주는 역할을 맡고 있다. 이 소재를 글라스로 바꾸는 경우, 더 좁은 면적에 많은 배선을 연결할 수 있게 된다. 또한 발열 현상이나 소비전력을 줄이는 데 용이하다. 다만 기존 인터포저 제조와는 다른 공정이 적용돼야 하기 때문에, 개발 난이도가 매우 높다는 평가를 받고 있다. 주성엔지니어링은 이 글라스 인터포저를 만드는 데 쓰이는 TGV(Through Glass Via)용 장비를 개발 중이다. 잠재 고객사는 북미 주요 시스템반도체 기업으로 알려져 있다. 황철주 회장은 "올해 고객사와 해당 장비에 대한 테스트를 진행할 수 있느냐"는 기자의 질문에 "올해 내로는 확실히 결과가 나올 것"이라고 강조했다. 2세 경영 가능성 열어뒀지만…"확정 아냐" 한편 반도체 사업을 담당하는 신설회사의 대표이사로 황철주 회장의 외아들인 황은석 주성엔지니어링 미래전략사업부 총괄 사장이 내정됐다. 황은석 사장은 서울대학교 재료공학부 박사 과정을 밟고 삼성전자 반도체연구소 책임연구원으로 재직해 왔다. 이후 올해 1분기 주성엔지니어링에 입사해 미래전략사업부 총괄 사장직을 맡았다. 때문에 업계에서는 이번 주성엔지니어링의 인적·물적 분할이 경영 승계를 위한 포석이 아니냐는 해석을 내놓고 있다. 황철주 회장(24.63%)과 황은석 사장(2.17%)의 지분 합계가 그리 크지 않다는 점도 이 같은 주장에 힘을 더한다. 실제로 회사는 오너 일가의 지배력을 강화할 수 있는 공개매수 방식의 현물출자 유상증자를 진행할 예정이다. 이와 관련해 황 회장은 "아들이 경영학과가 아닌 공대 졸업한 이유가 후계자가 될 생가기 있었던 것 같아, 회사에 미래전략사업부를 만들어 사장으로 선임한 바 있다"며 "다만 신설회사 대표이사직은 아직 잠정일 뿐 확정이 아니고, 아무리 (경영을) 잘 하더라도 공동대표 체제로 갈 거라고 생각한다"고 밝혔다. 2세 경영에 대해서도 "가능은 하겠지만 아직까지 확정된 것은 없다"며 "사회적인 존중과 능력에 대한 검증이 있어야 한다"고 답변했다.

2024.06.05 11:00장경윤

네패스, 세계 최초 8 레이어 RDL 인터포저 기술 공개

네패스는 지난달 28일부터 31일(현지 시각)까지 미국 콜로라도주 덴버에서 열린 제74회 전자부품기술학회(ECTC)에서 팬아웃 기반 RDL 인터포저 기술을 선보였다고 3일 밝혔다. 네패스는 행사 이튿날인 29일, 미래 패키지 재료 기술의 열기계적 응력 및 신뢰성 분석 세션 에서 '팬아웃 RDL 인터포저와 실리콘 브릿지 기술을 기반으로 한 싱글 및 멀티 NPU 칩렛 이종 접합 패키징'이라는 주제의 논문과 함께 첨단 패키징 기술 현황을 공유했다. 해당 기술은 인터포저 위에 여러 칩을 수직∙수평으로 연결하는 칩렛 패키징을 실리콘(Si) 인터포저 대신 팬아웃 공정 기반의 재배선(RDL) 인터포저로 구현한 것이 특징이다. 인공지능 반도체 수요 증가에 따라 칩렛 패키징 기술이 주요 화두인 가운데 우수한 전기적 특성 및 생산 효율성, 제조 비용 절감 등의 장점으로 현장 참가자들의 높은 관심을 받았다. 특히 이번 ECTC에서는 세계적으로 6 레이어 RDL 인터포저 기술이 일반적인 상황에서 기존보다 2 레이어를 더 쌓은 8 레이어 RDL 인터포저 기술을 개발 및 공유했다. 이는 과거 기판(Substrate)이 필요한 구조에서 기판이 필요 없는 구조가 됐다는 점에서 의미가 있다. 즉 기존의 경우 RDL 인터포저 제작 및 칩 접착과 몰딩 등의 공정 이후에 기판(Substrate) 위에 추가적으로 플립칩 공정을 진행해야 한다. 그러나 8 레이어 공정은 기판 위에 플립칩 공정이 필요 없어지면서 별도 기판없이 패키징이 가능해 전체 패키지 사이즈를 줄일 수 있다. 또한 공정이 간소화되면서 공정 효율성이 높아지고 복잡했던 기판과의 전기적 연결이 간결해지면서 우수한 전기적 특성 구현이 가능하게 되었다. 네패스 관계자는 “RDL 인터포저는 다양한 칩들을 연결하는데 적합한 솔루션으로 앞으로 시장 성장 잠재력이 매우 큰 추론용 인공지능의 엣지 컴퓨팅 분야 등에서 폭넓게 활용될 것으로 예상된다”며 “향후 네트워크 강화 및 고객사 기술 협력을 통해 상용화에 적극 나서 글로벌 반도체 패키지 경쟁력을 확보해 나갈 계획”이라고 밝혔다.

2024.06.03 15:31장경윤

네패스, AI 반도체용 패키징 기술 'PoP' 상용화 추진

네패스는 인공지능(AI) 및 첨단 반도체에 필요한 차세대 패키징 기술 PoP(Package on Package)를 국내외 칩 제조사들과의 협력으로 개발하고 있다고 20일 밝혔다. 최근 AI용 패키지 시장은 대만 기업들의 과점으로 공급이 여유롭지 않은 상황이다. 네패스는 2.5D 패키징의 기반 기술인 PoP 기술을 자사의 강점인 재배선(RDL) 기술을 활용해 상용화를 추진하고 있다. 2.5D 패키징은 넓은 기판 모양의 인터포저 위에 반도체 다이(Die)를 수평 매치하는 기술이다. AI 반도체와 HBM(고대역폭메모리)을 하나의 패키지로 집적하는데 주로 사용된다. 네패스가 개발 중인 2.5D 패키징은 고가의 실리콘(Si) 인터포저 대신, 팬아웃 공정을 활용한 재배선(RDL) 인터포저를 구현했다. 이를 통해 가격 경쟁력과 소형화에 강점을 가지고 있다. 특히 이번에 개발한 PoP 기술은 반도체 소자 내장 기술, 양면 재배선(RDL)기술, 수직신호연결 등의 요소 기술을 포함하고 있다. 스마트폰 및 자동차용 AP(애플리케이션프로세서), 웨어러블 센서, AI 반도체 등으로 사용처를 확장해 나갈 수 있는 첨단 패키징의 기본 플랫폼 기술이다. 김종헌 네패스 최고기술책임자(CTO)는 "자율주행 자동차 핵심기술인 라이다(LiDAR) 센서 제조업체인 일본의 글로벌 반도체 업체로부터 우수한 성능을 인증받아 제품 적용을 협의중에 있다"며 "미국 및 유럽 고객의 의료 장비 및 보청기용으로도 사업화를 활발하게 논의 중"이라고 말했다. 그는 이어 "이번에 개발한 PoP 기술을 기반으로 AI 반도체용 2.5D 패키징 기술에 집중해 내년 상반기에는 고객과 함께 개발을 완료하고, 같은해 하반기부터는 양산을 목표로 하고 있다고 밝혔다.

2024.05.20 09:00장경윤

  Prev 1 Next  

지금 뜨는 기사

이시각 헤드라인

"요금 올리거나, 무료 풀거나"…OTT, 전략 분화

"책 대신 '아이패드'로 수업을"…디지털이 바꾼 교실 풍경은

과학자들, 납으로 금 만들었다…'연금술사의 꿈' 실현되나

[ZD브리핑] 아시아 IT 박람회 컴퓨텍스 개최...21대 대선 후보 첫 토론회

ZDNet Power Center

Connect with us

ZDNET Korea is operated by Money Today Group under license from Ziff Davis. Global family site >>    CNET.com | ZDNet.com
  • 회사소개
  • 광고문의
  • DB마케팅문의
  • 제휴문의
  • 개인정보취급방침
  • 이용약관
  • 청소년 보호정책
  • 회사명 : (주)메가뉴스
  • 제호 : 지디넷코리아
  • 등록번호 : 서울아00665
  • 등록연월일 : 2008년 9월 23일
  • 사업자 등록번호 : 220-8-44355
  • 주호 : 서울시 마포구 양화로111 지은빌딩 3층
  • 대표전화 : (02)330-0100
  • 발행인 : 김경묵
  • 편집인 : 김태진
  • 개인정보관리 책임자·청소년보호책입자 : 김익현