검색 - IT세상을 바꾸는 힘 지디넷코리아

ZDNet 검색 페이지

'옹스트롬'통합검색 결과 입니다. (3건)

태그
기간
- 3개월
- 1년
- 1년 이전

재검색

TSMC '1.6나노' 공정, 애플 이어 오픈AI도 선제 주문

대만 주요 파운드리 TSMC의 최선단 공정인 'A16' 공정이 애플, 오픈AI 등 주요 기업들로부터 수주했다고 대만 연합보 등이 지난 2일 보도했다. A는 옹스트롬으로, 원자 수준인 0.1나노미터(nm)를 뜻한다. A16은 1.6나노 공정에 해당한다. TSMC는 오는 2026년 하반기 A16 공정을 양산하는 것을 목표로 두고 있다. 연합보는 "애플이 TSMC의 A16 공정의 1차 물량을 예약했고, 오픈AI도 자체 개발 칩의 장기적 수요를 고려해 A16 공정을 예약했다"며 "AI칩이 TSMC의 주문 가시성을 높이는 중요한 요인이 되고 있다"고 밝혔다. 오픈AI는 AI 챗봇인 '챗GPT'의 개발사로, 브로드컴·마벨 등 미국 기업과 협력해 자체 주문형반도체(ASIC)를 개발해 왔다. 또한 TSMC 등과 전용 웨이퍼 공장 구축을 논의하기도 했으나, 이 같은 계획은 보류하기로 했다. 한편 TSMC의 A16 공정은 선폭 미세화 외에도 GAAFET(게이트-올-어라운드), BSPDN(후면전력공급) 등 첨단 기술이 적용된다. GAA는 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널 4개면을 모두 감싸는 기술이다. 기존 3개면을 감싸는 핀펫(FinFET) 구조 대비 데이터 처리 속도, 전력 효율성 등을 높일 수 있다. BSPDN은 기존 웨이퍼 전면에 배치하던 전류 배선층을 후면으로 보내, 전력 공급의 효율성을 높이고 신호간 간섭을 줄이는 기술이다.

2024.09.03 08:25장경윤

AMAT, 삼성·인텔 등 초미세공정 공략…"2나노서 검증 중"

어플라이드머티어리얼즈(AMAT)가 삼성전자, 인텔 등 고객사의 반도체 초미세공정 개발을 위한 혁신 솔루션을 공개했다. 최신 제품의 경우 2나노미터(nm) 공정에서 검증을 진행 중으로, 회사는 올해 및 내년에 강력한 매출 성장을 이뤄낼 것으로 자신했다. 4일 AMAT코리아는 경기 성남 소재의 본사에서 패터닝 솔루션 미디어 라운드테이블을 개최했다. AMAT는 이번 간담회를 통해 옹스트롬(Angstrom; 1A=0.1나노미터) 시대를 위한 첨단 반도체 기술 4종을 소개했다. 현재 삼성전자·TSMC·인텔과 같은 주요 반도체 기업들은 2나노 공정 상용화를 준비하는 등, 옹스트롬의 영역 진입을 위한 치열한 기술 경쟁을 벌이고 있다. 이에 AMAT는 초미세 공정을 위한 첨단 패터닝 솔루션을 개발해 왔다. 패터닝은 반도체 웨이퍼에 회로를 새기기 위한 공정으로 증착, 노광, 식각 등 다양한 과정을 거친다. 대표적인 솔루션은 AMAT가 지난해 발표한 '스컬프타(Sclupta)'다. 스컬프타는 최첨단 EUV(극자외선) 및 High-NA EUV 노광 공정에 적용할 수 있는 패터닝 시스템으로, 싱글 패터닝 이후 패턴을 원하는 방향으로 늘려 소자 간 간격을 줄이고 패턴 밀도를 높일 수 있다. 이를 활용하면 반도체 제조업체들은 패터닝을 두 번 진행하지 않고도 원하는 회로를 새길 수 있게 된다. 패터닝 공정이 줄어들면 비용 및 생산 효율성이 증대되고, 공정 복잡성이 줄어들기 때문에 수율 안정화에도 유리하다. 현재 스컬프타는 삼성전자 4나노 공정, 인텔의 최신 공정 등에 도입되고 있다. 이길용 AMAT코리아 기술마케팅 및 전략프로그램 총괄은 "현재 스컬프타는 고객사의 EUV 공정에 쓰이고 있으며, High-NA EUV 기술이 도입되는 시점에서도 연계 적용될 것"이라며 "스컬프타 매출이 올해 2억 달러, 내년에는 5억 달러로 성장할 것으로 예상한다"고 밝혔다. 나아가 AMAT는 올해 스컬프타에 '브릿지 결함'을 제거할 수 있는 기능을 추가했다. 브릿지 결함은 회로 간 간격이 너무 좁아 서로 붙게 되는 문제다. AMAT는 현재 최선단 파운드리 고객사의 2나노 공정에서 평가를 진행하고 있다. 또한 AMAT는 동일 챔버에서 증착·식각을 모두 지원하는 'Sym3 Y 매그넘' 식각 시스템을 공개했다. 해당 기술은 식각 과정에서 EUV 회로 표면을 더 매끄럽게 만들어, 수율 및 전력 효율성을 높인다. 일례로, Sym3 Y 매그넘을 AMAT의 또 다른 신규 솔루션인 '프로듀서 XP 파이오니어 CVD' 패터닝 필름과 결합 시, 라인 표면 거칠기를 25%가량 개선할 수 있는 것으로 나타났다. 해당 필름은 패턴 형태의 균일도를 높이는 데 기여한다. 현재 Sym3 Y 매그넘, 프로듀서 XP 파이오니어 CVD 패터닝 필름은 주요 고객사의 EUV D램 공정에서 활용되고 있다. 이외에도 AMAT는 첨단 전자빔(eBeam) 계측 시스템인 '아셀타'를 공개했다. 아셀타는 노이즈 발생이 두드러지는 초미세공정 회로 계측에서도 선명한 이미지를 구현해, 패턴이 얼마나 의도대로 구현됐는 지 파악할 수 있게 만들어 준다. 박광선 AMAT코리아 대표는 "최근 고객사들이 2나노, 1나노 등의 기술을 발표하고 있는데, EUV를 실제로 잘 구현하기 위해서는 여러 공정 기술이 필요하다"며 "AMAT는 10여년 전부터 이에 대응하기 위한 준비를 해 왔고, 매년 많은 투자를 해오고 있다"고 강조했다.

2024.04.04 14:24장경윤

인텔 '큰 그림' 따로 있었다..."2027년 말 1나노급 공정 돌입"

인텔이 1나노급 반도체 생산 공정 '인텔 10A' 생산을 오는 2027년 말부터 시작한다는 내부 방침 아래 초미세공정 로드맵을 준비해 왔다는 사실이 뒤늦게 드러났다. 인텔은 지난 21일(현지시간) 미국 캘리포니아주 새너제이에서 '인텔 파운드리 다이렉트 커넥트 2024' 행사를 통해 최선단 반도체 생산 공정 '인텔 14A'를 공개하고 오는 2027년 경 이를 실현하겠다고 밝힌 바 있다. 그러나 같은 날 오후 인텔이 업계 관계자 등을 대상으로 진행한 일부 세션에서 인텔 14A보다 한 발 더 앞선 1.0나노급 공정 '인텔 10A' 리스크 생산 시기와 시기별 생산량 등이 노출됐다. 인텔은 이에 대해 "인텔 14A 공정 이후 공정은 공개되지 않았다"며 즉답을 피했다. ■ 지난 21일 업계 관계자 대상 세션에서 '인텔 10A' 노출 톰스하드웨어 등 IT 매체에 따르면 인텔은 21일 오후 케이반 에스파르자니(Keyvan Esfarjani) 인텔 파운드리 제조·공급망 수석부사장 주도로 반도체 업계 관계자와 일부 언론 대상 별도 세션을 진행했다. 인텔은 이 세션에서 각 공정별 1천 장 단위 웨이퍼 생산량을 나타내는 K-WSPW 수치를 반영한 각 생산 시설 제조 역량을 그래프로 소개했다. 이 그래프에 따르면 인텔은 최근 공개한 인텔 14A 공정 웨이퍼 생산을 2026년 초부터 시작해 같은 해 하반기부터 크게 늘릴 예정이다. 그러나 해당 그래프 상단에는 인텔이 지금까지 노출하지 않았던 새 공정인 '인텔 10A'가 표기됐다. 인텔 10A 물량 역시 2027년 말부터 시작해 2028년으로 이어지고 있다. 인텔은 인텔 3(3나노급) 공정 이후 미세공정에 '옹스트롬'(Ångström, 1A=0.1nm)급 미세 공정이라는 의미로 숫자 뒤에 'A'를 붙이고 있다. 이 명명법에 따르면 '인텔 10A'는 1나노급 공정으로 해석된다. ■ 로드맵대로 실현시 미세공정 우위 탈환 가능 TSMC와 삼성전자는 2나노급 공정 가동 시점을 2025년으로, 1.4나노급 공정 가동 시점을 2027년으로 잡았다. 반면 인텔은 2나노급 '인텔 20A' 공정 기반 실제 제품을 올 하반기부터, 1.8나노급 '인텔 18A' 공정 기반 제품을 내년 상반기에 대량 생산 예정이다. 이는 두 경쟁사 대비 최소 반 년 이상 앞선 것이다. 인텔이 공개한 계획대로 인텔 14A(1.4나노급)를 2026년부터, 인텔 10A(1.0나노급)를 2027년부터 실현한다면 지난 10여년 간 타사에 내줬던 미세공정 우위를 확실히 되찾게 된다. 단 인텔이 공개한 슬라이드의 생산 시작 시점은 공정 시험과 수율 조정을 위한 '리스크 생산'을 기점으로 잡은 것으로 보인다. 또 인텔이 인텔 14A 이후 중점적으로 활용할 고개구율 극자외선(High-NA EUV) 장비 반입 시점도 변수로 남아 있다. ■ 인텔 "매 2년마다 새로운 공정 계획중" 국내 한 반도체 업계 관계자는 "해당 세션은 인텔 파운드리 고객사, 잠재적인 고객사와 관계사 대상으로 NDA(비밀유지협약) 체결 후 진행된 세션으로 보인다"며 "알 수 없는 이유로 언론에 정식 공개하기 곤란한 부분까지 노출된 것으로 보인다"고 추정했다. 인텔 관계자는 29일 오후 "인텔 파운드리 다이렉트 커넥트 행사에서 공개한 것처럼 매 2년마다 새로운 공정을 계획중이다. 또 인텔 14A 공정과 파운드리 고객사를 위한 향후 로드맵, 첨단 공정 확대 계획 등을 미리 공유했다"고 설명했다. 또 "인텔 14A 이후 공정은 정식으로 발표하지 않았으며 미래 공정 로드맵 관련 현 시점에서 답변할 내용은 없다"고 덧붙였다. 그러나 해당 세션에서 공개된 슬라이드 노출 경위, 해당 슬라이드에 명시된 '인텔 10A' 공정 생산 일정 등에 대한 지디넷코리아 질의에는 답변을 거부했다.

2024.02.29 09:16권봉석