• ZDNet USA
  • ZDNet China
  • ZDNet Japan
  • English
  • 지디넷 웨비나
뉴스
  • 최신뉴스
  • 방송/통신
  • 컴퓨팅
  • 홈&모바일
  • 인터넷
  • 반도체/디스플레이
  • 카테크
  • 헬스케어
  • 게임
  • 중기&스타트업
  • 유통
  • 금융
  • 과학
  • 디지털경제
  • 취업/HR/교육
  • 생활/문화
  • 인사•부음
  • 글로벌뉴스
  • AI의 눈
MWC26
스테이블코인
AI의 눈
IT'sight
칼럼•연재
포토•영상

ZDNet 검색 페이지

'소테리아'통합검색 결과 입니다. (3건)

  • 태그
    • 제목
    • 제목 + 내용
    • 작성자
    • 태그
  • 기간
    • 3개월
    • 1년
    • 1년 이전

소테리아, 대표이사 지분 무상출연으로 550억원 주식보상

인터베스트, 하나벤처스, SBVA(구 소프트뱅크벤처스) 등 국내 대형 VC가 주목한 국내 팹리스(반도체 설계) 유망기업 소테리아(SOTERIA)가 파격적인 임직원 보상 정책을 내놓으며 인재 확보 경쟁에 불을 지폈다. 24일 소테리아에 따르면 이 회사는 도약과 우수 인재 확보를 위해 550억원 상당의 대표이사 주식을 회사에 무상 출연하기로 최종 결정했다. 보상 대상은 재직 중인 전 임직원이다. 성과에 따라 최소 1억 원 상당의 주식이 배정되며, 핵심 인재에게는 상한 없는 보상이 적용될 예정이다. 특히 이번 보상은 회사 가치 상승에 따라 주식 가치도 함께 커질 수 있다는 점에서, 단순 현금 보상을 넘어선 장기 인센티브로 주목받고 있다. 앞서 소테리아는 산은캐피탈, 인터베스트, 하나벤처스, SBVA 등으로부터 시리즈 투자를 유치하며 업계의 관심을 받아왔다. 투자사들은 소테리아가 ▲고성능 연산 ▲AI 가속 솔루션 ▲설계 및 자체검증 플랫폼을 아우르는 통합 솔루션 역량을 갖췄다는 점에 주목한 것으로 전해졌다. 하드웨어와 소프트웨어를 함께 내재화한 구조를 통해 기존 팹리스와 차별화된 성장 가능성을 보여줬다는 분석이다. 이번 보상안은 소테리아가 원하는 인재상을 분명히 드러낸다. 단순 실행자가 아니라, 문제를 정의하고 해결 구조를 설계하는 '아키텍트(Architect)'급 인재를 확보하겠다는 것이다. 이는 외부 투자금을 기술 고도화(R&D)와 인프라 확장에 집중하고, 인재 보상은 창업자 본인이 감수하겠다는 의지의 표현으로 해석된다. 업계에서는 이를 투자사와의 신뢰를 강화하는 동시에, 경영진의 성장 자신감을 드러낸 상징적 결정으로 보고 있다. 이번 보상안은 인적 역량 의존도가 절대적인 팹리스 산업 특성상, 핵심 인재 보상 강화와 톱티어 신규 인재 영입을 동시에 겨냥한 전략적 승부수라는 평가다. 소테리아는 "우리가 찾는 인재는 정해진 답을 수행하는 사람이 아니라, 길을 만들어가는 개척자"라며 "회사의 주인으로 의사결정에 참여하고, 성과를 지분으로 공유하는 실리콘밸리식 파트너십 문화를 정착시키겠다"고 밝혔다. 소테리아의 기술력은 삼성전자 파운드리 4나노(nm) 공정을 통해 입증됐다는 평가다. 핵심 제품인 HPC용 AI 가속기(NPU) '아르테미스(Artemis)'와 '아폴론(Apollon)'는 통상 4나노 공정에서 활용되는 0.75V 수준보다 크게 낮은 0.3V 초저전압 구동을 구현했다. 소테리아는 이를 위해 ARM, 시놉시스 등 외부 벤더의 상용 라이브러리 의존보다는, 0.3V 구동에 최적화한 라이브러리를 독자 개발해 적용했다. 전력 효율 극대화를 위해 설계 단계부터 자체 최적화를 밀어붙인 셈이다. 업계에서는 이 같은 초저전력 칩이 액침냉각 기반 데이터센터 시장과 높은 시너지를 낼 것으로 보고 있다. 생성형 AI 확산으로 데이터센터 전력 부담이 급증하는 가운데, 냉각 효율을 높이는 액침냉각 시스템과 초저전력 칩이 결합하면 전체 에너지 효율을 크게 높일 수 있다는 게 업계 시각이다. 또한 AI 대규모 언어모델(LLM)의 추론 효율을 획기적으로 개선한 AI 가속 솔루션 'ARES(AI Revolutionary Ecosystem for Sustainability)'가 글로벌 시장에 공식 공개됐다. 소테리아는 '24년 4분기부터 GPU 기반 AI 시장의 핵심 문제점인 LLM 대형화, 높은 GPU 비용, 메모리 부족, 데이터 병목 현상을 집중 분석하고, 이에 대응하기 위해 Decode 연산과 KV 캐시 오프로딩을 중심으로 한 하드웨어·소프트웨어 융합 기술을 개발했다. 여기에 자체 개발한 EDA(반도체 설계 자동화) 플랫폼 'DEF 지니(DEF Genie)'까지 더해지면서, 소테리아는 칩 설계부터 검증 최적화까지 아우르는 통합 체계를 갖췄다. 회사 측은 자사 칩 구조에 맞춘 DEF 지니를 통해 설계 및 검증 속도를 앞당기고 제품 완성도를 높이고 있다고 설명했다.

2026.02.27 17:24장경윤 기자

소테리아, 차세대 EDA 툴 'DEF 지니' 첫 공개

반도체 팹리스 기업 소테리아는 지난 20일부터 21일까지 중국 청두에서 개최된 'ICCAD 차이나 2025(중국 집적회로 설계 컨퍼런스)'에 참가해 자사의 신규 EDA 툴인 'DEF 지니(Genie)'를 소개했다고 1일 밝혔다. ICCAD 차이나는 전 세계 반도체 설계 업계의 최신 기술 트렌드를 공유하는 대규모 국제 행사다. 이번 전시회에는 삼성, TSMC, 시놉시스(Synopsys), 앰코(Amkor) 등 글로벌 반도체 선도 기업들이 대거 참여해 AI, HPC(고성능 컴퓨팅), 차세대 칩 설계와 패키징 등 첨단 기술을 선보였다. 소테리아는 이번 행사에서 자체 개발한 EDA 툴 DEF 지니의 실제 데모와 기술 발표를 진행하며 참관객들의 이목을 집중시켰다. DEF 지니는 기존 커스텀 레이아웃 툴에서는 구현이 불가능했던 설계 넷리스트(Netlist) 정보의 직접 반영을 가능케 한 솔루션이다. 본래 DEF 지니는 초저전력 HPC 가속기 아폴론 칩의 PPA 달성을 위해 개발됐으나, EDA 툴 자체로도 상품 경쟁력이 있어 호평을 받았다. 특히 발표 세션에서는 커스텀 레이아웃 데이터를 SoC(시스템온칩) 레이아웃 데이터베이스로 실시간 전환하는 시연을 통해, 단절되어 있던 커스텀 디자인과 SoC 디자인 사이의 기술적 '가교' 역할을 완벽히 수행할 수 있음을 입증했다. 또한 국제 표준인 OA(Open Access) API 를 기반으로 개발되어 다양한 설계 환경에서의 호환성을 확보했다는 점도 현장 전문가들의 호평을 받았다. 소테리아는 AI·HPC ASIC 의 최고 수준 PPA 달성을 위해 필수적인 커스텀 레이아웃을 채택하며 발생하는 설계상의 난제를 자체 EDA 툴 개발을 통해 극복할 수 있는 기술 경쟁력을 입증했다. 이를 통해 단순한 칩 설계를 넘어, 설계 품질과 완성도를 획기적으로 향상시킬 수 있는 역량을 보유하고 있음을 확인시켰다. 김종만 소테리아 대표는 “전 세계 반도체 엔지니어들이 모인 자리에서 'DEF 지니'의 혁신성을 인정받게 되어 뜻깊다”며 “설계 생산성 향상과 검증 효율성 증대는 국경을 초월한 반도체 업계의 공통 과제인 만큼, 이번 런칭을 기점으로 글로벌 팹리스 및 디자인 하우스와의 협력을 본격적으로 확대해 나갈 것”이라고 밝혔다.

2025.12.02 09:07장경윤 기자

소테리아, 설계 자동화 툴 'DEF 지니' 개발…"AI칩 시장서 우위 확보"

국내 팹리스 기업 소테리아는 자체 개발한 고성능컴퓨팅 칩, 전자설계자동화(EDA) 툴로 AI 반도체 시장을 공략한다고 11일 밝혔다. 소테리아의 핵심 경쟁력은 삼성전자, SK하이닉스, 인텔, 애플 등에서 20년 이상의 경력을 쌓은 베테랑 엔지니어들로 구성된 인력 구조에 있다. 이를 바탕으로 SoC 설계 기술과 메모리 분야의 커스텀 설계 기술을 융합한 하이브리드 설계 방법론을 확립해, 업계에서 독보적인 기술력을 선보이고 있다. 실제로 소테리아는 회사의 첫 제품인 'MIK-100'의 시범 생산을 완료하고 양산 준비에 박차를 가하고 있다. 해당 반도체는 국내 최초로 삼성파운드리의 최첨단 4나노미터 초저전력 핀펫(FinFET) 공정을 활용한 제품이다. 또한 MIK-100 설계 과정에서 축적한 양산 개발 노하우를 바탕으로, 업계 최초로 DEF(Design Exchange Format) 데이터베이스 자동 생성 툴인 'DEF 지니(DEF Genie)'를 성공적으로 개발했다. DEF 데이터베이스는 반도체 칩의 물리적 도면 정보를 담고 있는 중요한 자료다. 특히 복잡한 계층 구조를 가진 커스텀 설계 방식의 칩에서 구축이 까다로운 것으로 알려져 있다. 'DEF 지니'는 이러한 복잡한 계층 구조를 분석하고 수정해 단순화된 구조로 전환시키는 혁신적인 설계 자동화 툴이다. 이를 통해 SoC 설계 방법론에서 사용되는 다양한 분석 툴의 효율적 활용이 가능해지고, 설계 데이터베이스의 무결성 검증이 용이해졌다. 또한 전체 설계 기간을 크게 단축시키는 효과를 얻을 수 있게 됐다. 김종만 소테리아 대표는 "우리 회사의 강점인 융합 설계 방법론과 'DEF 지니' 같은 혁신적인 툴 개발을 통해 AI 반도체 시장에서 기술적 우위를 확보해 나갈 것"이라고 밝혔다.

2025.03.11 15:04장경윤 기자

  Prev 1 Next  

지금 뜨는 기사

이시각 헤드라인

국제유가 100달러 육박…주간 상승률 43년만에 최고

갤럭시S26 사러 신도림 갔더니…"한 달 뒤 오세요"

왜 지금 단종인가…천만 관객이 선택한 ‘패배한 왕’

[AI전 된 이란전①] 우크라이나서 이란까지…AI로 진화된 전장

ZDNet Power Center

Connect with us

ZDNET Korea is operated by Money Today Group under license from Ziff Davis. Global family site >>    CNET.com | ZDNet.com
  • 회사소개
  • 광고문의
  • DB마케팅문의
  • 제휴문의
  • 개인정보취급방침
  • 이용약관
  • 청소년 보호정책
  • 회사명 : (주)메가뉴스
  • 제호 : 지디넷코리아
  • 등록번호 : 서울아00665
  • 등록연월일 : 2008년 9월 23일
  • 사업자 등록번호 : 220-8-44355
  • 주호 : 서울시 마포구 양화로111 지은빌딩 3층
  • 대표전화 : (02)330-0100
  • 발행인 : 김경묵
  • 편집인 : 김태진
  • 개인정보관리 책임자·청소년보호책입자 : 김익현
  • COPYRIGHT © ZDNETKOREA ALL RIGHTS RESERVED.