• ZDNet USA
  • ZDNet China
  • ZDNet Japan
  • English
  • 지디넷 웨비나
뉴스
  • 최신뉴스
  • 방송/통신
  • 컴퓨팅
  • 홈&모바일
  • 인터넷
  • 반도체/디스플레이
  • 카테크
  • 헬스케어
  • 게임
  • 중기&스타트업
  • 유통
  • 금융
  • 과학
  • 디지털경제
  • 취업/HR/교육
  • 생활/문화
  • 인사•부음
  • 글로벌뉴스
  • AI의 눈
반도체
인공지능
AI의 눈
IT'sight
칼럼•연재
포토•영상

ZDNet 검색 페이지

'삼성 파운드리'통합검색 결과 입니다. (155건)

  • 태그
    • 제목
    • 제목 + 내용
    • 작성자
    • 태그
  • 기간
    • 3개월
    • 1년
    • 1년 이전

삼성전자 반도체 모멘텀의 마지막 퍼즐은 '패키징'

삼성전자 반도체 사업이 고대역폭메모리(HBM), 파운드리를 중심으로 본격 반등세에 올랐다. 그러나 인공지능(AI) 칩 제조 핵심으로 부상한 최첨단 패키징 분야에서는 아직 뚜렷한 존재감을 드러내지 못하고 있다. 업계에선 특히 2.5D 패키징에서 대형 고객 확보가 시급하다는 평가가 나온다. 8일 업계에 따르면 삼성전자의 자체 2.5D 패키징 기술 '큐브(Cube)' 누적 출하량은 아직 소량인 것으로 파악됐다. 현재 확보한 수주도 스타트업 초도물량이나 단기 프로젝트성 비중이 큰 것으로 알려졌다. 주요 경쟁사인 TSMC·인텔이 2.5D 패키징 사업을 적극 확대하는 것과 대비된다. TSMC·인텔 치고 나가는데…삼성전자, 2.5D 패키징 대형 고객사 부재 2.5D 패키징은 반도체 칩과 기판 사이에 얇은 막 형태 인터포저를 삽입해, 칩 성능을 높이는 기술이다. 반도체 업계에서 중요성이 점차 커지고 있다. AI 데이터센터 필수요소인 AI 가속기가 고성능 시스템 반도체와 HBM 등을 2.5D 패키징으로 집적해 만들기 때문이다. 실제 삼성전자는 HBM 시장이 확대되던 시기, 자사 파운드리와 HBM, 2.5D 패키징을 턴키(Tunr-key)로 제공하는 비즈니스를 무기로 삼아 왔다. 삼성전자가 패키징 분야에서는 지난 2024년부터 자체 2.5D 패키징 기술 큐브 시장 확대에 힘써 왔다. 그러나 삼성전자 2.5D 패키징 기술이 빅테크의 AI 가속기에 채택된 사례는 아직 확인된 바 없다. 현재 삼성전자의 2.5D 패키징을 활용 중인 고객은 미국 IBM과 국내 AI 팹리스 스타트업인 리벨리온 등으로 파악된다. 패키징 업계 한 관계자는 "삼성전자 2.5D 패키징 플랫폼을 채택한 고객은 아직 출하량이 적거나 수개월 단위 단기 프로젝트성 생산에 머무르고 있다"며 "최첨단 패키징이 칩 성능을 크게 좌우하는 시대가 된 만큼 삼성전자도 해당 분야 경쟁력을 집중 보강할 필요가 있다"고 설명했다. 삼성전자 주요 경쟁사인 TSMC, 인텔이 각각 2.5D 패키징에서 괄목할 만한 성장을 거두는 것과 대비된다. 전 세계 파운드리 시장을 선도하는 TSMC는 자체 2.5D 패키징 '칩-온-웨이퍼-온-서브스트레이트(CoWoS)' 생산능력을 지난해 말 월 3만 5000장 수준에서 올해 말 13만장 수준까지 확대하는 투자를 집행 중이다. 인텔은 자사 2.5D 패키징 '임베디드-멀티다이-인터커넥트-브릿지(EMIB)' 상용화를 본격화하고 있다. 구글이 자체 AI 반도체 텐서처리장치(TPU) 양산에 EMIB를 채택해, 내년부터 양산에 나설 것으로 알려졌다. 칩 대형화...삼성전자, PLP로 반전 가능성 삼성전자에 기회가 없는 것은 아니다. 현재 삼성전자는 2.5D 패키징 개발 방향성을 기존 웨이퍼레벨패키징(WLP)에서 패널레벨패키징(PLP)으로 선회하고 있다. 패널레벨패키징은 넓은 사각형 패널 위에서 패키징을 진행하는 공정이다. 기존 웨이퍼(직경 300mm) 상 패키징 대비 면적이 넓고, 칩을 효율적으로 배치할 수 있어 생산성이 높다. 특히 최근 AI 반도체는 성능 향상을 위해 칩 사이즈가 커지고 있어, PLP 적용성은 확대될 전망이다. 이에 삼성전자는 큐브에 WLP 대신 PLP를 적용하는 한편, 초대형 칩을 위한 '시스템온패널(SoP)' 상용화를 추진 중이다. SoP는 대형 사각형 패널 위에서 여러 반도체를 이어 붙이는 기술로, 현재 415x510mm 크기로 개발되고 있다. 또 다른 패키징 업계 관계자는 "삼성전자가 메모리 반도체 대비 시스템 반도체용 최첨단 패키징 기술의 양산 개발에 소홀했던 것이 향후 사업 경쟁력을 저해하는 요소로 작용할 위험이 있다"며 "AI 칩 분야에서 PLP 적용이 본격화되는 시점에 아이큐브 고객사를 빠르게 확보해야 할 것"이라고 밝혔다. 한편, 2.5D 패키징을 제외하면 삼성전자 반도체 사업은 전체적으로 올해 뚜렷한 개선세를 보이고 있다. 글로벌 빅테크의 공격적 AI 인프라 투자로 최첨단 반도체 수요가 크게 증가했고, 최첨단 공정 개발도 속도가 붙었다. 삼성전자는 지난 2월 엔비디아향 HBM4(7세대 HBM) 양산 출하를 시작했다. 부진했던 HBM 사업을 반등시킬 초석을 마련했다. 올해 HBM 출하량을 전년비 3배 이상 확대한다는 계획도 세우고 있다. 파운드리 사업은 이르면 올해 하반기 흑자 전환할 것이란 기대가 나온다. 최근 테슬라, 엔비디아, 그록 등을 최첨단 공정 고객사로 유치했다.

2026.06.09 14:38장경윤 기자

전영현 부회장 "삼성 파운드리서 엔비디아 자율주행 칩 생산"

삼성전자 파운드리가 엔비디아의 자율주행 칩을 생산한다. 전영현 삼성전자 부회장은 8일 서울 중구 신라호텔에서 젠슨 황 엔비디아 최고경영자(CEO)와 회동 후 취재진에 "4나노미터(nm)와 8나노 공정에서 자율주행 칩과 그록칩 생산을 협력하고 있다"고 말했다. 전영현 부회장은 "자율주행 칩을 공급하고 있다"며 "그록의 다음 세대 칩도 같이 협력하고 있다"고 설명했다. 엔비디아는 현재 자율주행 칩셋 '오린(Orin)'과 차세대 칩 '토르(Thor)'를 중심으로 자율주행 플랫폼을 지원하고 있다. 그록칩은 엔비디아의 차세대 추론 특화 프로세서다. 전 부회장은 고대역폭메모리(HBM) 협력 내용도 공유했다. 그는 "오늘 젠슨 황과 단기적으로는 HBM4와 파운드리 협력을 얘기했다"며 "HBM4나 소캠(서버용 저전력 메모리 모듈) 공급해야 하고, 내년에 대해선 HBM4E, HBM5, 파운드리 관련 이야기를 했다"고 밝혔다. 소캠은 엔비디아의 차세대 서버용 저전력 D램 모듈이다. SK하이닉스와 경쟁에 대해선 "우리는 열심히 할 것이고, 결과로서 보여줄 것"이라고 짧게 답했다. 젠슨 황 CEO는 이날 오전 "SK하이닉스는 엔비디아의 최대 메모리 공급사"라며 "인공지능(AI) 생태계 전체를 고려해 생산 능력과 로드맵을 함께 설계하고 있다"고 말했다. 한편, 삼성전자 파운드리는 최근 투트랙 전략을 구사하고 있다. 최첨단 공정인 2나노 고객사를 확보함과 동시에 가동률을 높이기 위해 4·8나노 등 성숙 공정에서도 마케팅을 적극 펼치고 있다. 삼성전자는 국내외 디자인하우스(DSP) 업체에 5·8나노 공정 영업 강화를 지시하며 실리콘 물량 확보에 주력하는 것으로 알려졌다. 엔비디아의 자율주행과 그록 칩 역시 이러한 전략의 일환으로 풀이된다. 그록3는 삼성전자 파운드리 4나노 공정에서 생산한다.

2026.06.08 19:45진운용 기자

삼성 파운드리, 미세공정 우위·전력 비용 효율 '투트랙' 공략 나섰다

삼성전자 파운드리(반도체 위탁생산)가 2나노미터(nm, 10억분의 1m) 미래 선점과 5·8나노 공정 가동률 상승 등 '투트랙 정공법'을 본격화했다. 미세 공정 기술 우위를 구축하는 동시에 전력과 비용 효율을 무기로 당장의 시장 수요를 흡수한다는 전략으로 풀이된다. 4나노 공정 생산능력은 이미 내년 물량까지 사실상 완판된 상태다. 2일 반도체 업계에 따르면 삼성전자는 지난달 미국에서 개최된 'SAFE(Samsung Advanced Foundry Ecosystem) 포럼 2026'을 기점으로 2나노 공정 마케팅에 속도를 내고 있다. 미국 테일러 팹 1호기에 올해 2나노 장비 반입을 시작해 2027년 본격 양산에 돌입한다는 타임라인도 공식화했다. 마거릿 한 삼성전자 미국 파운드리 사업 총괄 부사장(EVP)은 "올해부터 미국 테일러 팹 1호기에 최첨단 2나노 캐파(CAPA, 생산능력) 장비를 설치하고, 2027년부터 본격 양산에 돌입할 것"이라고 발표했다. 동시에 국내외 디자인하우스(DSP) 업체에 5·8나노 공정 영업 강화를 직접 지시하며 실리콘 물량 확보를 위한 쌍끌이 전략을 펴고 있다. 단기 실적 강화 차원이다. 반도체 업계 한 관계자는 "삼성전자 파운드리가 2나노 영업을 본격화하는 것 같다"며 "이와 함께 5나노, 8나노 영업 강화를 요청했다"고 말했다. 현재 삼성 파운드리의 4나노 공정 캐파는 내년 물량까지 사실상 솔드아웃 상태로 파악된다. 이에 따라 삼성은 단기 잔여 캐파를 소화하기 위해 국내외 핵심 디자인하우스에 5나노와 8나노 공정 영업력을 강화하라는 지침을 내린 것이다. 선단 공정 병목을 피해 안정적인 5·8나노 라인으로 중소형 팹리스 물량을 흡수하겠다는 전략이다. 테슬라, SF2P 공정 낙점...시놉시스 "4나노 설계 2나노로 전환 가능" 이날 포럼에 참석한 글로벌 기술 기업의 기조연설도 삼성 파운드리가 제시한 투트랙 정공법 타당성을 뒷받침했다. 2나노 공정을 통한 미래 시장 선점과 전력·비용 효율이 검증된 5·8나노 공정 가치가 동시에 조명됐다. 아쇼크 엘루스 테슬라 AI팀 부사장은 "자율주행차와 옵티머스 로봇의 미래 두뇌가 될 차세대 'AI5' 칩 설계를 TSMC와 삼성전자 양사 공정 기반으로 동시 진행 중"이라고 말했다. 테슬라는 이번 포럼에서 삼성 파운드리 2나노 공정인 'SF2P'를 낙점해 개발을 이어가고 있다고 공식화했다. 테슬라는 이미 차량에 탑재하는 자율주행 칩 'HW 4.0(AI 4)'을 삼성 5나노 공정으로 대량 양산해 도로 위에서 안전성을 입증한 바 있다. 또 다른 반도체 업계 관계자는 "이번 포럼에서 논의된 2나노와 5나노 공정을 테슬라가 모두 이용 중인 점은 삼성 파운드리와 협력사 모두에 고무적"이라고 평했다. 글로벌 반도체 설계 자동화(EDA) 1위 시놉시스는 기술 난도가 높은 2나노 선단 공정 진입 문턱을 낮췄다. 사신 가지 시놉시스 최고경영자(CEO)는 "팹리스 고객사가 기존에 개발한 4나노 공정 기반 칩 설계를 2나노 공정으로 마이그레이션(공정 전환)하는 레이아웃 자동화 툴이 완벽하게 작동한다"고 밝혔다. 이 기술은 선단 공정 진입 과정에서 발생하는 3D IC 패키징의 열과 구조적 병목을 설계 초기부터 해결하는 기술이다. 토니 피알리스 퀄컴 데이터센터 부문 부사장은 에이전트 인공지능(AI) 시대 인프라가 직면한 새로운 병목 현상과 평가지표 변화를 짚었다. 피알리스 부사장은 "AI 에이전트가 구동되는 일련의 워크로드를 분석한 결과, 전체 연산 지연 시간의 90% 이상은 그래픽처리장치(GPU)가 아닌 '비(Non)-GPU 영역'에서 소비되며 GPU가 실제 100% 가동되는 백분율 시간은 55%에 불과하다"며 실증 데이터를 제시했다. 이어 "향후 AI 인프라의 핵심 평가지표가 단순 연산 성능에서 '와트당 성능(전력 효율)'과 '달러당 처리력(비용 효율)'으로 완전히 재편될 것"이라고 강조했다.

2026.06.02 10:32전화평 기자

에이디테크놀로지, 삼성 2나노 기반 '3.695GHz' 돌파

삼성전자 파운드리(반도체 위탁생산) 2nm(나노미터, 10억분의 1m) 공정에서 국내 디자인하우스가 인공지능(AI)과 고성능컴퓨팅(HPC) 시장을 겨냥한 기술 돌파구를 마련했다. 단순 설계도면 전달을 넘어 칩의 전력·성능·면적(PPA)을 높이는 아키텍처 파트너로서 역량을 강화했다. 에이디테크놀로지는 미국 새너제이 삼성 반도체 캠퍼스에서 개최된 '삼성 파운드리 SAFE 포럼 2026'에서 삼성 2나노 공정을 기반으로 설계한 HPC 중앙처리장치(CPU) 플래그십 모델 'ADP620' 개발 성과와 양산 로드맵을 공개했다고 29일 밝혔다. SAFE 포럼은 삼성 파운드리와 파트너·고객사 간 기술 협력 행사다. 에이디테크놀로지는 "포럼을 계기로 삼성 최선단 공정 가치를 극대화하는 아키텍처 파트너 입지를 다졌다"고 자평했다. 포럼에서 에이디테크놀로지는 ADP620 성과로 삼성 2나노 공정 기반 최대 3.695GHz 클럭 속도를 달성했다고 밝혔다. 해당 클럭 속도는 데이터센터 및 AI 인프라의 극한 연산 요구치를 충족하는 수치다. 회사 측은 "삼성의 최선단 공정 기술과 자사 독자 설계 솔루션이 유기적으로 결합해 시너지를 창출했다"고 설명했다. 강석주 에이디테크놀로지 미주법인 전무는 포럼 발표에서 "삼성 파운드리 공정 기술과 시너지 확대로 글로벌 AI 주문형 반도체(ASIC) 시장 핵심 아키텍처 파트너로 자리매김할 것"이라며 "미주 지역에서 1분기 수주 목표치 대비 175%를 달성한 점은 북미 시장 내 기술 신뢰도 확보와 공격적 프로모션이 성과로 이어진 결과"라고 밝혔다. 포럼 현장에서 회사는 하드웨어와 소프트웨어가 통합된 환경에서 RSE 펌웨어 초기화부터 호스트 UEFI 진입까지 부팅 전 과정을 시연했다. RSE는 서버 시스템의 원격 관리·제어를 담당하는 펌웨어 모듈이고, UEFI는 운영체제 실행 전 하드웨어를 초기화하는 표준 펌웨어 인터페이스다. 에이디테크놀로지 관계자는 "미국 및 유럽 빅테크 고객사와 진행 중인 2027년 양산 프로젝트도 검증 역량을 바탕으로 순항 중"이라고 말했다. 이번 성능 구현 중심에는 에이디테크놀로지의 독자 설계 최적화 플랫폼 '카펠라(CAPELLA)'가 있다. 카펠라는 자체 IP 라이브러리 'POLK'를 삼성 공정 특성에 완벽하게 매핑해, 칩 레벨에서 전력·성능·면적(PPA) 효율을 극대화하는 기술이다. 회사는 카펠라를 통해 설계 리스크를 관리하는 동시에, 삼성 2나노 공정이 가진 잠재력을 제품 성능으로 온전히 치환했고 강조했다. 3.695GHz 클럭 속도는 삼성 2나노 기반 ADP620과 카펠라 결합 결과물로, 오류 감축과 비용 절감 효과, 전력 대비 성능 측면에서 차별화 경쟁력을 확보했다고 설명했다. 에이디테크놀로지는 개발 주기를 단축하는 '시프트-레프트(Shift-Left)' 전략을 통해 양산도 가속하고 있다. 실리콘 칩 제작 전 가상 모델과 하드웨어 에뮬레이션, FPGA 플랫폼을 단계별로 구축해 하드웨어 설계와 소프트웨어 개발을 병행하는 선행 공정을 적용한 방식이다. 또, 35개의 암 네오버스(Arm Neoverse) V3 코어를 기반으로 최대 70코어까지 확장 가능한 칩렛 솔루션을 앞세워 글로벌 빅테크와 기술검증(PoC), 양산 논의 중이다. 박준규 에이디테크놀로지 대표는 "3.695GHz 성능 달성은 삼성 2나노 공정의 우수한 기술력 위에서 당사 설계 최적화 역량이 글로벌 최고 수준으로 발휘된 결과"라며 "단순 디자인 서비스를 넘어 고객 성장을 견인하는 '글로벌 AI 인프라 아키텍처 파트너'로서 기술 해법을 제시하겠다"고 밝혔다.

2026.05.29 10:37전화평 기자

코아시아세미, 삼성 SAFE 포럼서 차세대 칩렛 플랫폼 'CoCs' 공개

국내 디자인하우스 코아시아세미가 인공지능(AI)과 고성능컴퓨팅(HPC) 반도체 대형화에 따른 제조 한계를 극복할 차세대 칩렛 솔루션을 공개했다. 글로벌 선단 공정 시장 공략이 목표다. 코아시아세미는 미국 실리콘밸리에서 열린 '삼성 파운드리 SAFE 포럼 2026'에서 차세대 칩렛 패키징 플랫폼 'CoCs(CoAsia Chiplet Solution)' 고도화 전략과 세부 로드맵을 공개했다고 29일 밝혔다. CoCs는 하나의 거대한 단일 칩을 기능별 다이(Die)로 쪼갠 뒤, 각각의 다이에 가장 적합한 미세 공정과 패키징 구조를 적용하는 플랫폼이다. 칩렛 구조 설계와 첨단 패키징 과정을 표준화·모듈화함으로써 고성능 반도체 개발기간을 단축하고 생산 안정성을 높였다. HBM3E를 비롯한 차세대 고대역폭메모리(HBM)와 UCIe, PCIe 등 최신 고속 인터페이스를 모두 지원해 초고속 데이터 처리에 최적화됐다. 코아시아세미는 칩렛 설계 최대 난제로 꼽히는 신호 및 전력 무결성(SI/PI) 검증 단계에서 200개 이상 항목을 사전 시뮬레이션으로 걸러내는 공정을 확립했다. 프로젝트별 표준화 방법론을 적용해 칩 불량 리스크를 낮추고 제조비용을 절감하는 구조다. 양산 로드맵도 구체화됐다. 코아시아세미는 기존 인터포저 기반 2.5D 구조를 넘어, 시스템온칩(SoC)과 메모리 다이를 위아래로 쌓는 3D 패키지 솔루션으로 기술 영역을 확장한다. 2분기 샘플을 검증하고, 3분기 중 3D 패키지 양산에 돌입할 예정이다. 연내 2.5D 칩렛 플랫폼의 샘플 아웃도 함께 추진한다. 글로벌 공급망 구축을 통한 사업화 발판도 마련했다. 코아시아세미는 삼성 파운드리를 중심으로 앰코, ASE 등 글로벌 최상위 후공정(OSAT) 기업과 협력 중이다. 코아시아세미는 "기판 설계부터 패키징, 소재 공급사 연계, 최종 양산까지 원스톱으로 지원하는 엔드투엔드 통합관리 역량을 확보했다"고 밝혔다. 신동수 코아시아세미 대표는 "AI·HPC 시대에는 단순한 회로설계 역량을 넘어 첨단 패키징과 제조 공급망을 아우르는 통합 솔루션 능력이 핵심 경쟁력"이라며 "자체 플랫폼인 CoCs를 기반으로 삼성 SAFE 생태계에서 차세대 칩렛 시장을 선도하겠다"고 말했다.

2026.05.29 10:13전화평 기자

DB글로벌칩, 인력감축 검토...수익성 개선 차원

삼성전자 스마트폰 유기발광다이오드(OLED) 디스플레이 드라이버 IC(DDI)를 주력으로 생산하는 DB글로벌칩이 인력 감축을 검토 중이다. 수익성 개선 차원이다. DB글로벌칩은 지난 2023년 DB하이텍에서 분할해 설립한 반도체 팹리스 업체다. 13일 복수의 업계 관계자에 따르면 DB글로벌칩은 전체 인력 10~20%를 모회사인 DB하이텍 등으로 옮기는 방안을 검토 중인 것으로 파악됐다. 대상은 저연차 직원이다. 실적이 나쁜 DB글로벌칩은 인력을 줄일 수 있고, 실적이 좋은 DB하이텍은 별도로 직원을 뽑지 않아도 된다. DB글로벌칩은 지난해 적자전환했고 최근 원자재 가격 부담이 커졌다. 지난해 실적은 매출 1629억원, 영업손실 165억원 등이다. 전년비 매출은 21% 줄었고, 영업손익은 적자로 돌아섰다. 최근 금값이 상승했고, DDI를 위탁생산하는 대만 UMC는 DB글로벌칩 등에 파운드리 공급 가격 인상을 통보했다. DDI에서 금은 칩을 패키지 기판이나 디스플레이 패널과 연결하는 범핑 공정과 본딩 공정에 사용한다. 현재 스마트폰 DDI는 대부분 UMC에서 생산하기 때문에 다른 파운드리 업체를 고르기도 어렵다. 삼성전자 스마트폰 OLED용 DDI는 삼성전자 시스템LSI와 DB글로벌칩, 아나패스, 노바텍 등이 공급 중이다. 플래그십 모델인 갤럭시S 시리즈용 DDI는 전량 시스템LSI가 납품한다. 중저가 갤럭시A 시리즈용 DDI는 시스템LSI와 나머지 업체가 나눠 생산한다. 삼성전자 스마트폰은 모델별로 DDI를 업체 1~2곳이 납품하는 경우가 대부분이다. 원익디투아이도 시장 진입을 노리고 있다. 원익디투아이는 지난달 보도자료에서 "스마트폰 OLED용 DDI를 처음 양산 출하했다"고 밝혔다. 당시 공개되지 않았지만, 해당 DDI는 삼성디스플레이를 통해 샤프 스마트폰에 적용된 것으로 알려졌다. 원익디투아이가 우선 DDI 납품을 노리는 모델은 하반기 양산 예정인 삼성전자 갤럭시A18이다. 갤럭시A1 시리즈는 4G와 5G 모델을 더해 연간 출하량이 수천만대인 볼륨 모델이다. 삼성전자 OLED 스마트폰에 사용하는 DDI는 타이밍 컨트롤러(T-콘)를 내장한 제품이다. 업계에선 TED(T-con Embedded Driver IC)라고 부른다. 과거 삼성전자 DDI 공급망에서 매그나칩이 빠지면서 DB하이텍(이후 DB글로벌칩 분사)과 원익디투아이가 공급망에 추가됐다. 팹리스 자회사인 DB글로벌칩과 달리, 파운드리 업체 DB하이텍은 최근 반사이익을 누리고 있다. TSMC와 삼성전자 등이 12인치 공정에 주력하며 8인치 생산능력을 축소하자, 전력반도체(PMIC) 등 8인치 수요가 DB하이텍으로 몰리고 있다. DB하이텍은 2분기부터 8인치 파운드리 공급 가격을 인상할 예정이다. 지난해 실적은 매출 1조3972억원, 영업이익 2773억원 등이다. 전년비 각각 24%, 45% 올랐다.

2026.05.13 17:05이기종 기자

삼성전자 '43조 파업' 가시화..."당장 영향은 제한적이지만…"

삼성전자 노사 간 사후조정이 성과 없이 최종 종료되면서 오는 21일 사상 첫 총파업이 가시화되고 있다. 하지만 반도체 업계는 생산 라인에 미칠 직접적인 타격은 일단 제한적일 것으로 내다봤다. 다만 노조가 18일 동안의 장기 파업 카드를 꺼내 든 만큼, 시간이 갈수록 공정의 '슬로우다운'(생산 지연)과 협력사들의 간접적인 피해 등 연쇄적 진통은 피하기 어려울 전망이다. 13일 업계에 따르면 삼성전자 노동조합의 총파업이 반도체 라인에 미칠 영향은 다소 제한적으로 전망된다. 반도체 장비사 관계자는 "과거에는 라인 하나에 100명이 필수 인력이었다면 지금은 5명에서 10명 정도만 있어도 운영이 가능한 상황"이라며 "사람의 역할은 기계가 해결하지 못하는 고장이나 변수에 대응하고 조치하는 정도에 불과하다"고 말했다. 이어 "일주일 정도의 파업은 괜찮을 것 같은데, 노조가 말한 (18일)기간이 길어지는 만큼 아예 손실이 없지는 않을 것으로 보인다"고 우려를 표했다. 앞서 초기업노조 삼성전자지부는 18일간의 총파업이 30조원 규모의 손실을 줄 것이라고 주장했다. JP모건은 인건비 증가와 생산 손실 등을 감안하면 최대 43조원의 피해가 날 것으로 관측한 바 있다. 실제로 반도체 업계 관계자들은 삼성전자의 고도화된 자동화 시스템이 파업의 파급력을 억제하는 1차 방어선이 될 것으로 보고 있다. 한 반도체 업계 관계자는 "라인 자동화가 잘 되어 있어 사실상 '딸깍' 하면 돌아가는 구조"라며 "조 단위 손실액은 노사 양측의 압박용 수치일 가능성이 높다"고 진단했다. 그는 "회사가 고객사에 공식적으로 납기 지연을 통보하는 시점이 진짜 위기인데, 평판 하락을 막기 위해 비조합원 등 대체 인력을 투입해 어떻게든 가동을 유지할 것"이라고 덧붙였다. 그러나 파업이 장기화될 경우 상황은 달라진다. 공정 내 미세한 병목 현상이 누적되며 전체적인 생산 속도가 떨어지는 '슬로우다운' 현상은 피하기 어렵다. 반도체 디자인하우스 관계자는 "현재까지 생산 일정 변동에 대한 통보는 없지만, 파업이 실제로 단행되고 길어진다면 새롭게 생산되는 물량은 영향을 받을 수밖에 없다"고 전했다. 또 다른 디자인하우스 관계자는 "국내 생산 물량 중 선단 공정을 제외하면 상당수가 미국 오스틴 등 해외에서 생산되고 있어 당장의 여파는 덜하겠지만, 메모리 분야 등은 장기 파업 시 손실 우려가 크다"고 분석했다. 전문가들은 특히 파업 기간 중 발생하는 장비 고장이나 설비 오작동 등 예측 불가능한 변수에 대한 실시간 대응이 불가능해진다는 점을 가장 큰 리스크로 꼽는다. 자동화 설비가 공정의 대부분을 처리하더라도, 고난이도 수리나 비상 조치는 숙련된 엔지니어의 몫이기 때문이다. 공정 최적화와 돌발 변수 해결을 담당하는 핵심 인력들의 공백이 2~3주 이상 장기화될 경우, 단순히 생산 속도가 느려지는 수준을 넘어 수율 급락과 라인 가동 중단으로 이어질 수 있다는 경고가 나오는 이유다. 한편 향후 라인에 대한 투자도 지연될 가능성이 높다는 의견도 나온다. 반도체 장비사 관계자는 "소부장(소재·부품·장비) 업체 입장에서 파업 소식은 투자 지연 등을 초래할 수 있는 악재"라고 우려했다.

2026.05.13 10:50전화평 기자

韓 반도체 DSP, 중국 넘어 유럽·일본 신시장 개척

국내 반도체 디자인하우스(DSP) 업계가 중국 시장의 불확실성에 대응해 유럽과 일본 등 신시장 개척에 속도를 내고 있다. 국내 업체들은 거대한 팹리스(반도체 설계전문) 수요를 보유한 중국 내 영업 비중을 확대해 왔지만, 미국의 대중 반도체 제재 지속과 중국 내 자국 디자인하우스 급증이라는 이중고에 직면하면서 시장 다변화 전략이 불가피해졌기 때문이다. 특히 디자인하우스의 미개척지로 불리는 유럽 시장 진출은 삼성전자 파운드리의 글로벌 고객 포트폴리오를 다변화하는 핵심 분수령이 될 전망이다. 11일 관련 업계에 따르면 국내 디자인하우스들은 올해 사업 계획의 무게 중심을 유럽, 일본 등 신시장으로 옮기고 있다. 이는 지정학적 리스크가 높은 중국 시장에만 매몰되지 않고, 선단 공정 수요가 새롭게 창출되는 선진 시장에서 안정적인 성장 동력을 확보하겠다는 포석으로 풀이된다. 중국 '높아진 문턱'…제재와 자국 우선주의에 난항 당초 국내 디자인하우스들은 세계 최대 규모인 중국 팹리스 시장을 국내 사업 한계를 극복할 포스트 거점으로 점찍어왔다. 하지만 미국이 대중 제재 압박 수위를 점차 높이면서, 삼성전자 파운드리 공정에 대한 영업 활동을 펼쳐야 하는 국내 DSP들의 입지는 좁아질 수밖에 없는 실정이다. 여기에 중국 정부의 반도체 자급률 확대 정책으로 현지 디자인하우스 숫자가 폭발적으로 증가한 점도 눈에 띈다. 지난 2024년 중국 현지 디자인하우스는 1개(베리실리콘)에 불과했으나, 지난해 3개로 늘어났다. 게다가 이들 업체는 정부 지원과 가격 경쟁력을 앞세워 시장을 선점하고 있어, 한국 업체들이 기술력만으로 우위를 점하기가 과거보다 훨씬 어려워진 것이다. 세미파이브 관계자는 "중국 시장은 규모가 커서 계속 주시하고는 있지만, 규제 상황이 시시각각 변하고 있어 기획을 하다가도 스톱되는 경우가 빈번하다"며 "규제 A가 나오면 이를 피하기 위한 기획을 하고, 다시 규제 B가 나오면 또 다른 방안을 짜야 하는 등 불확실성이 매우 높은 상황"이라고 진단했다. 유럽·일본, 디자인하우스 불모지에서 기회의 땅으로 국내 디자인하우스 업체들이 새로운 활로로 낙점한 유럽은 자동차, 카메라 등 완제품(세트) 업체들이 즐비한 시장이다. 이들은 그간 반도체를 구매해 사용했으나, 최근에는 직접 개발하려는 움직임을 보이고 있다. 디자인하우스 업계 관계자는 “유럽의 세트사들이 과거에는 반도체를 사서 썼지만 이제는 직접 개발하려는 움직임이 강하다"며 "특히 TSMC 대신 삼성 파운드리를 대안으로 선택하는 수요가 늘면서 국내 디자인하우스들에게 기회가 되고 있다”고 말했다. 아울러 AI 생태계가 어느 정도 구축돼 있다는 점도 국내 디자인하우스에게는 매력적이다. 실제로 세미파이브는 유럽 비전AI 업체로부터 엣지 디바이스용 비전 AI 반도체 개발을 수주했으며, 코아시아세미는 그룹사인 코아시아의 LED 경쟁력을 바탕으로 이노바와 협력한다. 에이디테크놀로지는 CPU, GPU, DSP 등의 경계를 허무는 독일 AI 반도체 스타트업 유비티움과 차세대 범용 플랫폼 상용화에 협력한다. 가온칩스 역시 유럽 고객사들과 논의를 이어가는 걸로 전해진다. 일본 시장 또한 소니, 르네사스 등 강력한 팹리스 인프라를 보유하고 있어 기대감이 높다. 일본 정부의 반도체 산업 재건 의지와 맞물려 현지 미세 공정 도입 속도가 빨라지자 가온칩스, 세미파이브 등 국내 업체들은 일찌감치 현지 법인을 설립하고 고객사 확보에 공을 들이고 있다. 삼성 파운드리 '레퍼런스 다변화'…생태계 전반 체질 개선 기대 이들 디자인하우스의 해외 영토 확장은 삼성전자 파운드리 사업부의 글로벌 경쟁력 강화와 직결된다. 디자인하우스는 팹리스가 설계한 제품을 파운드리 공정에 맞춰 최적화해 주는 가교 역할을 수행하는 만큼, 이들이 확보하는 유럽·일본 고객은 곧 삼성 파운드리의 신규 고객으로 이어진다. 그동안 모바일 분야에 편중되었던 고객 포트폴리오를 자동차, 산업용 기기, AI 서버 등으로 넓히는 실질적인 기회인 셈이다. 실제로 업계에서는 유럽과 일본 시장을 중심으로 4나노, 8나노 공정에 대한 수요가 집중되고 있는 것으로 파악하고 있다. 이는 삼성전자가 선단 공정 가동률을 안정적으로 유지하고 글로벌 레퍼런스를 쌓는 직접적인 계기가 될 전망이다. 다만, 신규 수주가 실제 실적으로 연결되기까지는 양산이라는 과제가 남아 있다. 디자인하우스 관계자는 "현재 시장에서 언급되는 수치의 상당 부분이 양산 단계로 넘어가야 실제 매출로 찍히는 구조"라며 "삼성 파운드리 포럼 등 글로벌 행사를 통해 고객사들과 선단 공정에 대한 소통을 지속하며 신중하게 시장을 확대해 나가고 있다"고 전했다.

2026.05.11 16:21전화평 기자

삼성전자, 8나노 eM램으로 차세대 車 반도체 승부수

삼성전자가 자율주행·전기차에 사용할 수 있는 고성능·저전력 특수 메모리인 eM램(embedded Magnetic Random Access Memory) 기술을 앞세워 글로벌 완성차 업체와 파운드리 협력을 강화하고 있다. 최근에는 주력인 8nm(나노미터, 10억분의 1m) 공정으로 eM램을 구현하며 차량 반도체 시장을 정조준하고 있다. 8일 ISSCC 2026 발표자료에 따르면 삼성전자는 차세대 차량 반도체 솔루션인 '8나노 eM램' 양산을 눈앞에 두고 있다. 삼성전자가 0.6V 초저전압 환경에서 구동 성능을 실측 데이터로 입증하며, 상용화가 가능한 수준의 기술 완성도를 공식화한 것이다. 14나노 대비 집적도 30% 향상… 고성능·저전력 동시 구현 8나노 eM램은 업계 최고 수준 저전력과 고속 성능을 자랑한다. 삼성전자가 공개한 세부 지표를 보면, 0.6V 초저전압 환경에서도 125MHz 고속 읽기 성능을 구현했다. 이는 전력 효율이 핵심인 전기차와 복잡한 연산을 실시간 수행해야 하는 자율주행용 마이크로 컨트롤러 유닛(MCU)에 최적화된 사양이다. 이전 세대인 14나노 공정과 비교하면 성능 향상은 더욱 두드러진다. 8나노 eM램은 14나노 대비 칩 집적도는 30% 개선됐고, 데이터 읽기 속도는 33% 빨라졌다. 이는 동일한 면적 칩에 더 많은 기능을 집어넣으면서도 정보처리 효율은 높였음을 의미한다. eM램이 차량 반도체 시장에서 필수 기술로 꼽히는 이유는 독보적 신뢰성과 속도에 있다. eM램은 낸드플래시 같은 비휘발성(전원을 꺼도 데이터가 유지) 특성을 가지면서도, 데이터 처리 속도는 낸드보다 1000배 빠르다. 영하 40도에서 영상 150도에 이르는 극한의 주행 환경에서도 데이터 유실 없이 안정적으로 작동해야 하는 차량 반도체 특성상, 열에 강하고 내구성이 뛰어난 eM램은 기존 플래시 메모리를 대체할 최적 솔루션으로 평가받는다. 삼성전자는 8나노 공정 미세화로 전력 소모를 대폭 낮춤으로써 전기차 주행거리 연장에도 기여할 수 있다. 현대차 공급 레퍼런스 발판… 2027년 5나노 공정까지 확대 삼성전자는 eM램을 파운드리 사업부 미래 먹거리로 삼고, 로드맵에 따라 개발 중이다. 회사는 지난 2024년 말 14나노 eM램 공정 개발을 완료한 바 있다. 이를 바탕으로 현대자동차와 공급계약을 성사시키며 실질적 레퍼런스를 확보했다. 삼성전자는 2026년 8나노 eM램 양산을 본격화할 계획이다. 2027년까지 5나노 공정으로 eM램 적용을 확대해 초미세 공정 기반 차량용 임베디드 메모리 시장에서 기술 격차를 벌린다는 구상이다. 반도체 업계 한 관계자는 "삼성전자가 테슬라의 2나노 자율주행 칩 수주에 이어 현대차와 eM램 협력도 이끌어내며 차량 포트폴리오를 강화하고 있다"며 "8나노 eM램 개발은 차량 레퍼런스를 견고히 하겠다는 삼성의 의지로 보인다"고 말했다.

2026.05.08 08:00전화평 기자

에이디테크놀로지, 美 기업과 AI DC향 4나노 턴키 계약 체결

에이디테크놀로지가 미국 AI 팹리스(반도체 설계전문) 기업과 400억원 규모의 대규모 턴키 계약을 체결했다고 4일 밝혔다. 양사는 데이터센터향 고성능 컴퓨팅(HPC)용 SoC(시스템 온 칩) 칩렛(Chiplet)을 개발 및 공급에 협력하기로 했다. 이번 프로젝트는 인공지능 연산 효율을 극대화하기 위해 HBM(고대역폭메모리)과 AI 가속기 로직을 하나의 칩에 구현하는 고난도 맞춤형 통합 SoC 칩렛 개발 사업이다. 에이디테크놀로지는 삼성 파운드리의 첨단 4nm(나노미터, 10억분의 1m) 미세 공정을 활용해 양산 전 과정을 통합 수행한다. 해당 칩에는 빅다이(Big Die) 기반 칩렛 설계 기술이 적용된다. 빅다이 기술은 AI 및 HPC 수요 증가에 따라 고성능 반도체 칩의 크기가 점점 커지는 '빅다이' 트렌드와, 이 큰 칩을 작은 조각으로 나누어 생산하는 '칩렛(Chiplet)' 기술이 결합된 첨단 반도체 제조 방식이다. 폭발적인 연산량이 필요한 AI 데이터센터 환경에 최적화된 기술로 평가된다. 에이디테크놀로지는 이 칩을 차세대 HBM과 최첨단 2.5D 패키징 기술을 결합해 구현한다는 방침이다. 양사는 올해 4분기 테이프아웃(설계 완료)을 거쳐, 2028년 본격적인 글로벌 양산에 돌입한다는 목표다. 박준규 에이디테크놀로지 대표는 “글로벌 AI 인프라가 맞춤형 '커스텀 SoC'로 빠르게 전환되면서 디자인하우스의 설계 통합 역량이 그 어느 때보다 중요해졌다”며 “이번 수주는 최첨단 공정과 칩렛 아키텍처를 아우르는 에이디테크놀로지의 독보적인 기술 경쟁력을 글로벌 시장에서 입증한 결과”라고 말했다. 이어 “이를 발판으로 북미 시장을 비롯한 글로벌 빅테크 고객사 확보에 박차를 가해 글로벌 AI 인프라 파트너로서의 입지를 공고히 하겠다”고 강조했다.

2026.05.04 09:57전화평 기자

삼성 파운드리 4나노 내년까지 '풀부킹'…하반기 흑자전환 시동

삼성전자 파운드리(반도체 위탁생산) 주력 공정인 4nm(나노미터, 10억분의 1m) 라인이 내년까지 '풀부킹' 상태에 진입했다. 차세대 메모리인 HBM4(6세대 고대역폭메모리) 양산 본격화와 글로벌 빅테크의 주문이 겹친 결과다. 업계에서는 만성 적자에 시달리던 파운드리 사업부가 이르면 올해 하반기 반등 신호탄을 쏠 것이란 전망이 나온다. 3일 반도체 업계에 따르면 삼성전자 파운드리 4나노 공정은 최근 내년 생산 물량까지 수주 물량을 확보한 것으로 확인됐다. 익명을 요구한 한 반도체 업계 관계자는 "최근 4나노 공정이 글로벌 고객사들 사이에서 기대 이상 안정성을 보여주며 수요가 폭발하고 있다"며 "사실상 내년까지 추가 주문을 받기 어려울 정도로 라인이 빽빽하게 돌아가는 상황"이라고 전했다. 수주 핵심 동력은 HBM4다. 삼성전자는 자사 HBM4에 탑재된 베이스 다이를 파운드리 4나노 공정에서 생산하고 있다. 현재 엔비디아와 AMD 등 인공지능(AI) 가속기 업체들에 HBM4 공급을 본격화하면서, 이를 뒷받침하는 4나노 파운드리 라인 가동률도 한계치에 다다른 셈이다. 4나노 공정을 찾는 곳은 메모리 분야에 그치지 않는다. 그동안 TSMC에 의존했던 글로벌 팹리스들이 공급망 다변화와 가성비를 고려해 삼성의 문을 두드리고 있다. 현재 삼성 4나노의 주요 고객사 명단에는 엔비디아, 구글 등이 이름을 올렸다. 고도화된 수율과 전성비(전력 대비 성능)가 검증되면서 빅테크들의 '러브콜'이 이어지는 형국이다. 고부가가치 제품 HBM4와 글로벌 빅테크 물량이 4나노 라인을 가득 채우면서, 실적 개선 기대감도 높다. 4나노 공정은 이미 대규모 투자가 완료돼 감가상각 부담이 줄어든 상태다. 가동률이 극대화될수록 수익성이 가파르게 오르는 구조인 것이다. 삼성 파운드리 협력사 한 관계자는 "4나노 공정 안정화와 HBM4라는 강력한 수요처 확보 덕분에 빠르면 올해 하반기, 늦어도 내년 상반기에는 삼성 파운드리가 흑자로 돌아설 것으로 보인다"며 "오랜 침체기를 지나 확실한 반등 시기를 맞았다"고 진단했다. 다만, 업계에서는 미국 텍사스주 테일러에 건설 중인 신규 공장을 향후 실적의 최대 변수로 꼽는다. 공장 완공 및 가동 준비 과정에서 투입되는 막대한 초기 운영비와 인건비가 장부상 어떻게 처리되느냐에 따라 실적이 달라질 수 있기 때문이다. 또 다른 반도체 업계 관계자는 "현재 구축 중인 테일러 공장이 미국 현지에 위치한 만큼, 관련 실적이 미국 법인(DSA)으로 잡힐지 혹은 국내 파운드리 실적으로 합산될 지는 지켜봐야 한다"고 말했다.

2026.05.03 09:00전화평 기자

삼성전자, 파운드리 반등 예고…"2나노 고객 확보 가시화"

삼성전자 파운드리 사업부가 올해 본격 실적 개선을 예고했다. 현재 선단 공정 라인 가동률이 최대 수준에 도달했다. 인공지능(AI) 및 고성능컴퓨팅(HPC) 제품 양산이 확대될 전망이다. 최첨단 공정 2나노미터(nm)에서 외부 고객 확보가 가시화되고 있는 것으로 알려졌다. 삼성전자는 30일 1분기 실적발표 후 컨퍼런스콜에서 "현재 선단 공정 라인 가동률은 최대 수준에 도달했다"며 "(6세대 고대역폭메모리) HBM4 베이스다이를 비롯한 첨단 제품 수요 증가로 실적 개선이 전망되고, 1.4나노 공정은 계획된 일정에 맞춰 순조롭게 개발 중"이라고 밝혔다. 삼성전자는 올 하반기 2나노 2세대(SF2P) 공정 기반 모바일향 신제품 양산을 시작할 계획이다. 4나노 역시 AI 및 HPC향 신제품 양산이 본격화된다. 삼성전자는 "이를 통해 선단 공정의 견조한 수요를 중심으로 올해 파운드리 사업의 두자릿수 이상 매출 성장과 손익 개선을 전망한다"고 설명했다. 특히 최첨단 공정의 외부 고객 확보가 기대된다. 삼성전자는 "메모리와 파운드리를 턴키로 확보하려는 고객 수요가 늘고 있다"며 "다수의 HPC 고객사와 2·4나노 공정을 협의 중이고, 가까운 시일 내에 일부 고객과 2나노 계약 (체결)을 가시화할 것"이라고 밝혔다. 지난 1분기 광통신 모듈 대형업체 수주를 확보한 것도 성과다. 광통신은 AI 데이터센터 구현 핵심 기술로, 삼성전자가 시장 진출을 추진 중인 실리콘 포토닉스와도 관련이 깊다. 실리콘 포토닉스는 반도체 신호 전달 방식을 기존 전기에서, 전자·빛으로 구현한 광자(Photon)로 변환하는 기술이다. 삼성전자는 "실리콘 포토닉스 소자뿐만 아니라 선단 공정과 3D 패키징 기술, 공동패키징형광학(CPO) 등을 개발 중"이라며 "광통신 모듈 고객과는 2026년 하반기부터 양산을 시작할 예정"이라고 설명했다. 최첨단 파운드리 양산을 담당할 미국 테일러 팹도 순조롭게 구축되고 있다. 팹 1은 지난 23일 장비 반입식이 열렸다. 2027년부터 양산을 본격화할 예정이다. 이후 단계적으로 생산능력을 확대하고, 고객 수주 논의에 따라 팹 2를 구축할 예정이다. 경쟁력이 낮은 성숙(레거시) 공정은 정리하는 방안을 추진 중이다. 삼성전자는 "공정 전환이 지속될 것으로 예상되는 이미지센서(CIS), 디스플레이 구동칩(DDI)은 17나노로 생산능력을 전환할 것"이라며 "8인치 양산라인 일부는 순차적으로 가동 중단을 진행할 것"이라고 밝혔다.

2026.04.30 13:29장경윤 기자

삼성 파운드리, 광통신 모듈 대형 업체 수주…'실리콘 포토닉스' 시동

삼성전자 파운드리가 올 1분기 광통신 모듈 대형 업체로부터 수주를 받는 데 성공했다. 광통신은 방대한 양의 데이터 처리가 필요한 AI 데이터센터의 핵심 요소로 꼽힌다. 삼성전자는 이를 통해 차세대 반도체 기술인 실리콘 포토닉스 사업의 기반을 다지겠다는 전략이다. 삼성전자는 2026년 1분기 실적발표를 통해 "파운드리는 광통신 모듈 대형 업체 수주에 성공해 실리콘 포토닉스 사업의 기반을 확보했다"고 밝혔다. 광통신 모듈은 빛과 전기 신호를 서로 변환해주는 모듈이다. 데이터센터는 내부에서 전기 신호를 통해 데이터를 처리하지만, 외부와 데이터를 주고받을 때는 빛 신호를 활용한다. 빛 신호가 데이터를 장거리로 빠르게 보내는 데 더 적합하기 때문이다. 특히 광통신 기술은 AI 산업의 발달로 그 중요성이 높아지고 있다. 기존 광통신 모듈은 서버 내 반도체 기판 외부에 탈착식으로 집적되고 있다. 최근 업계는 이 모듈을 칩 근처, 또는 반도체 패키지 내에 내장하는 기술을 개발 중이다. 칩과 광통신 모듈의 거리가 가까워지면 데이터를 더 빠르고 효율적으로 처리할 수 있기 때문이다. 이 기술을 '공동패키징형광학(Co-Packaged Optics, CPO)'이라고 부른다. 실리콘 포토닉스는 반도체의 신호 전달 방식을 기존 전기에서 전자·빛으로 구현한 광자(Photon)로 변환하는 기술이다. CPO를 구현하기 위한 핵심 요소로 꼽힌다.

2026.04.30 10:13장경윤 기자

세미파이브, 유럽 고객사로부터 8나노 3D-IC 칩 설계 수주

글로벌 AI 맞춤형 반도체(ASIC) 전문 기업 세미파이브는 유럽 소재의 선도적인 비전 AI 기업으로부터 엣지(Edge) 디바이스용 비전 AI 반도체 개발을 위한 턴키 방식의 3D-IC 설계 수주를 확보했다고 28일 밝혔다. 이번 계약은 미국, 중국, 일본, 인도 등 주요 글로벌 시장에서 축적한 성공적인 실적을 바탕으로 세미파이브의 유럽 시장 확장을 더욱 가속화하는 계기가 될 전망이다. 세미파이브는 자사의 첨단 반도체 플랫폼 역량을 바탕으로, 고성능 맞춤형 AI ASIC을 요구하는 글로벌 혁신 기업들의 핵심 파트너로서의 입지를 지속적으로 공고히 하고 있다. 이번 프로젝트 수주의 결정적 요인은 세미파이브가 선제적으로 확보해 온 고난도 3D-IC 설계 및 패키징 통합 기술에 대한 전문성이다. 3D-IC 기술은 반도체 칩을 수직으로 적층해 데이터 이동 거리를 획기적으로 단축함으로써, 고성능·저전력 소비를 동시에 구현한다. 특히 칩의 전체 면적을 줄여 소형 폼팩터(Form factor) 구현을 지원하기 때문에, 클라우드 연결 없이도 고성능 AI 추론이 필요한 리테일 시스템, 드론, 모바일 기기 및 특수 영상 장비 등 엣지 디바이스를 위한 최적의 솔루션으로 주목받고 있다. 이러한 기술 역량을 바탕으로 세미파이브는 8나노 공정을 기반으로 초저전력·고효율 '울트라 엣지 SoC(Ultra-Edge SoC)'를 개발할 예정이다. 해당 SoC는 이미지 센싱과 AI 추론을 칩 내부에서 통합 수행하도록 설계돼, 엣지 디바이스 환경에서의 성능과 전력 효율을 동시에 극대화한다. 세미파이브는 이미 데이터센터용 대면적 가속기 칩에 메모리를 수직 적층하는 기술을 적용한 프로젝트를 성공적으로 수행하며, 고난도 3D-IC 설계 역량과 기술 성숙도를 완성했다. 이번 프로젝트는 이러한 검증된 기술을 엣지 영역으로 확장하는 사례로, 세미파이브의 고성능 AI 반도체 설계 기술이 적용될 수 있는 활용 범위를 한층 넓히는 계기가 될 것으로 기대된다. 이번에 세미파이브와 협력하는 유럽 고객사는 초저전력·고효율 온디바이스 컴퓨테이셔널 이미징 분야에서 글로벌 상용화 경험을 보유한 비전 AI 선도 기업이다. 해당 기업은 이번 협력을 통해 세미파이브의 3D-IC 기술을 포함한 첨단 반도체 플랫폼 역량을 적극 활용함으로써, 자사 비전 AI 솔루션의 성능을 한층 고도화할 계획이다. 조명현 세미파이브 대표는 “3D-IC 분야에서 선제적으로 구축해온 기술적 진입 장벽은 글로벌 고객들에게 더 많은 선택지를 제공하는 동시에, 고부가가치 칩 수주 경쟁에서 세미파이브의 경쟁력을 더욱 강화할 것”이라며, “설계부터 양산까지 아우르는 턴키 개발 역량을 바탕으로 글로벌 맞춤형 반도체 시장에서 차별화된 기술 해자를 구축하고, 중장기적으로 지속적인 성장 동력을 확보해 나가겠다”고 말했다.

2026.04.28 10:07장경윤 기자

TSMC '1나노 고도화' vs 삼성전자 '2나노 안정화'

인공지능(AI) 열풍 속에 대만 주요 파운드리 TSMC가 초미세 파운드리 공정 로드맵을 고도화하는데 주력하고 있어 주목된다. TSMC는 내년 1나노미터(nm) 공정에 첫 진입한 뒤, 매년 진보된 파생 공정을 상용화한다는 계획이다. 반면 삼성전자는 무리한 공정 개발보다는 2나노 공정 최적화에 집중할 것으로 알려져 첨단공정 접근 전략에서 다소 신중한 행보를 보이고 있다. 27일 업계에 따르면 삼성전자·TSMC의 초미세 파운드리 공정 전략은 1나노 공정을 기점으로 크게 달라질 전망이다. TSMC는 최근 진행된 1분기 실적발표와 북미 기술 심포지엄을 통해 최첨단 파운드리 공정 로드맵을 공개했다. 이에 따르면 TSMC는 오는 2027년부터 1나노급 초미세 공정 양산을 본격화한다. 첫 시작은 'A16'다. A는 옹스트롬(0.1나노미터)을 뜻하는 단어로, 1.6나노에 해당한다. 이후 TSMC는 오는 2028년 A14을 양산하고, 2029년에는 A13 공정을 양산할 계획이다. 특히 이달 새롭게 공개된 A13의 경우, A14 대비 6%의 면적 절감 효과를 제공한다. 또한 DTCO(설계 기술 공동 최적화)를 통해 전력 효율성과 성능을 향상시킨 것으로 알려졌다. 다음 세대인 A12도 2029년 양산을 목표로 제시했다. A12는 A14를 기반으로 AI 및 고성능컴퓨팅(HPC) 산업을 위해 후면 전력 공급 기술(BSPDN) '슈퍼 파워 레일(Super Power Rail)'을 적용한 것이 특징이다. BSPDN은 웨이퍼 전면에 모두 배치되던 신호처리와 전력 영역을 분리해, 웨이퍼 후면에 전력 영역을 배치하는 기술이다. 주요 경쟁사인 삼성전자는 TSMC와 다소 다른 전략을 취하고 있다. 앞서 삼성전자는 지난 2022년 세계 최초 GAA(게이트-올-어라운드) 공정 기반의 3나노 양산에 나서는 등 공정 미세화를 최우선 과제로 삼아 왔다. 그러나 삼성전자는 지난해 회사의 파운드리 공정 로드맵을 발표하는 'SAFE 포럼'에서 1.4나노(SF1.4) 공정 양산 목표 시점을 당초 2027년에서 2029년으로 2년가량 연기했다. 1나노 공정에 무리하게 진입하기보다는, 2나노 등 기존 공정의 최적화 및 고도화에 집중하겠다는 전략이다. 업계는 삼성전자가 올해 5월 말 미국에서 개최하는 SAFE 포럼에서도 2나노 공정에 초점을 맞춘 전략을 발표할 것으로 보고 있다. 시스템반도체 업계 관계자는 "삼성전자가 2나노 이후의 공정 로드맵에 대해서는 확정적인 그림을 보여주지 않고 있다"며 "내부와 외부 고객사 확보로 2나노 공정 활용도가 크게 높아질 것으로 보이는 만큼, 현재는 최적화 및 수율 개선에 총력을 기울이고 있는 상황"이라고 말했다.

2026.04.27 14:02장경윤 기자

대만 UMC·뱅가드 칩 가격 인상…'탈중국' 공급망 재편 영향

반도체 공급망에서 중국과 비(non)-중국 디커플링 효과가 정점을 찍으면서, UMC와 뱅가드 등 대만의 티어-2 파운드리 업체가 칩 가격을 높일 수 있었다는 평가가 나왔다. 수년간 공급망이 재편되면서 가격 메리트 이점이 줄었기 때문이다. TSMC가 선단 공정에 집중하는 것도 이들 티어-2 파운드리 업체에 긍정적으로 작용했다. 노무라증권은 지난 15일 '대만 티어-2 파운드리 업체: 가격 인상 현실화' 보고서에서 UMC와 뱅가드가 칩 가격을 인상할 계획이고, 팹 가동률도 높아졌다며 이처럼 분석했다. 한 대만 언론은 뱅가드가 4월부터 모든 플랫폼 파운드리 가격을 10% 인상할 계획이라고 보도했다. UMC는 하반기 파운드리 가격을 조정할 것이라고 고객사에 통지했다. 모두 원가 상승분 전가와 빡빡한 공장 가동률 등이 원인이다. 노무라증권은 두 업체 칩 가격 인상 배경 중 하나로 '공급망 디커플링 영향 감소(피크아웃)'를 꼽았다. 지난 2~3년간 중국 파운드리로 물량을 옮기려던 업체들의 이동이 사실상 끝나면서, UMC와 뱅가드 입장에서 고객 이탈 우려가 줄었다. 지정학 위험에 따른 공급망 다변화가 중요해지면서 생산의 유연한 이동이 감소했고, 가격 인하 메리트도 예전만 못하다. 대만 파운드리 업체가 중국 경쟁사의 치킨 게임에 동조할 이유도 줄었다. TSMC 전략 변화도 중요하다. TSMC가 2028년 이후 가동할 차세대 팹 준비와 선단 공정 최적화에 역량을 집중하면서 성숙 공정이 우선순위에서 밀려났다. 노무라증권은 뱅가드의 가격 인상 근거로 르네사스의 인공지능(AI) 서버용 전력관리반도체(PMIC) 위탁생산 물량 증가와 퀄컴 내 점유율 확대 등을 꼽았다. 180나노미터 이하 공정 제품은 생산 즉시 출고하는 수급 흐름을 보이고 있다. 1분기 뱅가드의 팹 가동률은 80~85%까지 상승한 것으로 추산됐다. UMC의 1분기 8인치와 12인치 팹 가동률은 각각 70%, 80%로 추산됐다. 2분기 이후 8인치와 12인치 팹 모두 80%를 돌파할 것으로 전망됐다. 노무라증권은 UMC 매출 20%를 차지하는 종합반도체업체(IDM)의 아날로그·혼성신호 칩 수요가 실적을 견인 중이라고 분석했다. 또, 올해 애플 기기 판매 호조도 UMC 팹 가동률 상승에 기여하고 있다. 노바텍과 삼성전자 시스템LSI가 설계하는 애플 제품용 유기발광다이오드(OLED) 구동칩(DDI), 그리고 삼성전자 시스템LSI의 이미지신호프로세서(ISP) 물량이 대표적이다. 이들 제품은 주로 22·28나노 공정에서 만든다. 노무라증권은 UMC의 2분기 매출이 전 분기보다 7~9% 증가하며 시장 컨센서스(2%)를 크게 웃돌 것으로 전망했다. 뱅가드는 가격 인상 효과가 본격 반영되면서 2분기 매출이 같은 기간 15% 이상 성장할 것으로 예상됐다. 마찬가지로 시장 컨센서스(6%)를 크게 상회한다.

2026.04.18 16:28이기종 기자

'첨단 패키징' 역량 키우는 삼성 파운드리 생태계…2.5D 공정서 성과

삼성전자 디자인솔루션파트너(DSP) 기업 가온칩스가 최첨단 패키징 기술인 2.5D 기반 칩 샘플을 만들었다. 해당 샘플은 단일 주문형반도체(ASIC)와 4개의 고대역폭메모리(HBM)을 집적한 구조로 돼 있다. DSP는 삼성 파운드리와 팹리스 고객사를 이어주는 '가교' 역할을 담당한다. DSP 기업들이 최첨단 패키징 기술을 고도화하면, 삼성 파운드리도 고객사 저변을 확대할 수 있다. 18일 가온칩스에 따르면 이 회사는 최근 2.5D 패키징을 활용한 고성능 인공지능(AI) 반도체 칩 샘플을 제작했다. 2.5D 패키징은 반도체와 기판 사이에 '인터포저(Interposer)'라는 얇은 막을 삽입하는 기술이다. 기판만 사용하는 기존 패키징 대비 회로를 더 밀도있게 연결할 수 있어, 고성능컴퓨팅(HPC) 분야에서 수요가 증가하고 있다. 2.5D 패키징은 삼성전자·SK하이닉스 등이 주도하는 HBM과 관련이 깊다. 현재 엔비디아·AMD·구글 등 빅테크 기업들은 시스템반도체와 HBM을 단일 패키지에 집적하기 위해 2.5D 패키징 기술을 활용하고 있다. 가온칩스는 실리콘 인터포저 위에 단일 시스템반도체와 4개의 HBM을 집적해, 2.5D 패키징을 구현했다. 칩의 실제 작동성과 안정성 여부를 판별하기 위한 테스트 샘플(DCTV:Daisy Chain Test Vehicle) 제조에 성공했다. 가온칩스는 다음 단계 샘플도 만들고 있다. 오는 6~7월께 2.5D 패키징 상용화 준비를 마치는 것이 목표다. 가온칩스의 이번 성과는 삼성 파운드리 생태계 측면에서도 의미가 크다. 가온칩스는 삼성전자의 주요 DSP 기업 중 하나로, 삼성 파운드리와 팹리스 간 칩 개발과 양산을 돕는다. DSP 기업은 고객사의 고성능 반도체 양산을 수주하기 위해 최첨단 패키징 기술을 선제 확보해야 한다. 이번 2.5D 패키징 기술 개발도 삼성 파운드리와 협력으로 이뤄졌다. 현재 삼성전자는 '큐브(Cube)'라는 자체 브랜드명으로 2.5D 패키징 기술을 개발 중이다. 또 다른 삼성 DSP인 에이디테크놀로지, 세미파이브 등도 최첨단 패키징 역량 확보에 열중하고 있다. 에이디테크놀로지는 2나노 공정과 Arm의 '네오버스(Neoverse) V3' 아키텍처를 결합하고, 2.5D 패키징을 지원하는 차세대 중앙처리장치(CPU) 플랫폼 'ADP 620'을 개발하고 있다. 세미파이브는 반도체를 수직 적층하는 '3D IC' 플랫폼을 개발 중이다.

2026.04.18 08:00장경윤 기자

인텔, 삼성 파운드리 30년 재직한 한승훈 부사장 영입

인텔이 16일(현지시간) 삼성전자 파운드리 출신 인사를 영입했다. 파운드리 부문 외부 고객사 확대 등을 노린 행보로 보인다. 나가 찬드라세카란 인텔 파운드리 제조 및 공급망 부문 최고 글로벌운영책임자(COO)는 16일 링크드인에 "인텔 파운드리가 강력한 고객 중심 전략을 실행하는 과정의 일환으로 경영진에 한승훈 부사장 겸 총괄을 영입하게 돼 기쁘다"고 설명했다. 한승훈 부사장은 1984년 고려대학교 금속공학과(현 신소재공학부) 학사, 1991년 미국 아이오와 주립대학교에서 재료공학 석사, 1995년 박사 과정을 마치고 1996년 전자에 입사했다. 2021년까지 삼성전자 파운드리 사업부 내 마케팅팀 전무로 매 분기 실적발표 후 컨퍼런스 콜 등에서 업황과 전략 등을 소개했다. 이후 최근까지 미국 새너제이에서 삼성전자 파운드리 세일즈 부문을 담당했다. 나가 찬드라세카란 COO는 "한승훈 부사장은 1996년부터 다양한 공정 개발에 관여하는 등 30년간 반도체 업계에서 얻은 귀중한 경험을 인텔 파운드리에 가져올 것"이라고 설명했다. 한승훈 부사장은 5월부터 인텔 파운드리 마케팅 부문을 맡으며 나가 찬드라세카란 COO에 직접 보고 예정이다.

2026.04.17 10:26권봉석 기자

테슬라 "AI6는 삼성, AI6.5는 TSMC"...차세대 2나노 칩도 이원화

테슬라의 자체 인공지능(AI) 반도체 양산 로드맵이 구체화되고 있다. 최근 2나노미터(nm) 공정 기반의 'AI5' 설계를 완료한 데 이어, 차세대 칩인 'AI6' 및 '도조(Dojo) 3'도 한창 개발 중이다. 주요 파운드리 기업인 삼성전자와 TSMC가 모두 수혜를 입을 전망이다. 당초 테슬라는 AI6 칩 제조 기업으로 삼성전자만 거론한 바 있다. 그러나 테슬라는 AI6의 업그레이드 버전인 'AI6.5'를 추가하고, 이를 TSMC에서 위탁생산하기로 했다. 일론 머스크 테슬라 최고경영자(CEO)는 16일 X(구 트위터)에 이 같은 내용의 자체 AI 반도체 개발 현황을 공개했다. 일론 머스크 CEO는 "회사 칩 설계 팀의 AI5의 테이프-아웃(칩 설계를 완료하고, 도면을 파운드리 회사에 이관하는 과정) 달성을 축하한다"며 "AI6, 도조3, 기타 흥미로운 칩들도 작업 중"이라고 밝혔다. AI5는 테슬라가 자사 자율주행, 휴머노이드 로봇 등에 활용하기 위해 자체 설계한 AI 반도체다. 최첨단 파운드리 공정인 2나노 공정을 채택했다. 머스크 CEO는 "이 칩 생산을 지원한 TSMC와 삼성전자에 감사한다"며 "역사상 가장 많이 생산된 AI칩 중 하나가 될 것"이라고 말하기도 했다. 차세대 칩 정보도 구체화됐다. 현재 테슬라는 AI5의 다음 버전인 AI6와, AI6를 패키징 공정에서 수십 개 집적하는 슈퍼 칩 도조3도 개발하고 있다. 핵심은 공급망 변동이다. 앞서 테슬라는 지난해 8월 삼성전자와 22조7600억원 규모 반도체 위탁생산 계약을 체결한 바 있다. 당시 머스크 CEO는 "삼성전자가 미국 신규 파운드리 팹에서 AI6 칩 양산에 전념할 것"이라고 강조했다. 이에 업계는 AI5를 삼성전자와 TSMC가 양산하고, AI6를 삼성전자가 독점 양산할 것이라는 관측을 내놓았다. 그러나 머스크 CEO는 16일 추가 설명을 통해 "AI6는 텍사스의 삼성 2나노 팹을 사용해 AI5 대비 동일한 칩 사이즈에서 2배 성능 향상을 제공할 것"이라며 "AI6.5는 애리조나의 TSMC 2나노 공정을 사용해 성능을 더욱 높일 것"이라고 밝혔다. AI6 외에도 업그레이드 버전인 AI6.5 칩이 개발되고 있고, 이를 TSMC에 양산 의뢰한다는 사실을 공개한 것은 이번이 처음이다. 이로써 AI5와 AI6 칩 모두 삼성전자와 TSMC로 공급망을 이원화화게 됐다.

2026.04.16 07:55장경윤 기자

삼성 파운드리, 2나노 발열·면적 효율 동시에 잡았다

삼성전자 파운드리(반도체 위탁생산)가 2nm(나노미터, 10억분의 1m) 등 최선단 극미세 공정의 최대 난제인 발열과 면적 효율을 동시에 해결할 새로운 온도 센서 설계자산(IP)을 내놓으며 초격차 경쟁력 확보에 나섰다. 6일 ISSCC 2026 발표 자료에 따르면 삼성전자는 기존 칩 하단(FEoL)에 위치했던 온도 센서를 상단 배선층(BEoL)으로 끌어올리는 기술을 개발했다. 이를 통해 칩 내부 공간 낭비를 줄일 수 있을 것으로 관측된다. 한계 부딪힌 미세공정, '상단 배치(BEoL)'로 공간 확보 반도체 공정이 미세화될수록 칩 내부의 열밀도는 급격히 상승한다. 열이 제대로 제어되지 않으면 누설전류가 기하급수적으로 늘어나 전력 효율을 심각하게 훼손하게 된다. 그동안 팹리스(반도체 설계 전문)들은 온도를 감시하기 위해 칩 하단부인 FEoL(Front-End-of-Line) 영역에 온도 센서를 심어왔다. 하지만 이 방식은 칩의 두뇌 역할을 하는 트랜지스터 등 실제 연산 소자가 들어가야 할 공간을 센서가 차지해버린다는 치명적인 단점이 있었다. 한 IP 업계 관계자는 "미세 공정으로 갈수록 열밀도와 누설 전류 증가 폭이 커지기 때문에 온도 센서의 정확도와 배치가 칩 전체의 성능을 좌우한다"며 "기존처럼 FEoL 영역을 사용하면 연산 소자 배치를 위한 황금 같은 영역이 낭비될 수밖에 없다"고 설명했다. 업계는 이를 해결하기 위해 칩 상단의 금속 배선층(BEoL)에 위치하는 '메탈 저항'을 온도 센서로 활용하는 방안을 꾸준히 연구해 왔다. 문제는 정확도였다. 통상적으로 상단 배선층을 이용하면 하단 센서보다 온도 감지 정확도가 떨어졌고, 정확도를 높이려다 보면 데이터 변환 시간이 느려지는 반비례 관계에 부딪혔기 때문이다. 삼성전자의 이번 2나노 온도 센서 IP는 바로 이 난제를 극복했다. 상단 배선층(BEoL)을 사용해 하단 코어 면적을 전혀 차지하지 않으면서도, 정확도를 대폭 끌어올리고 변환 시간을 획기적으로 단축한 것이다. 촘촘한 '멀티 포인트 센싱'으로 칩 내부 열 지도 작성 업계에서는 이번 기술이 공정 미세화에 따른 단순한 개선을 넘어, 차세대 칩 설계의 핵심 대안이 될 것으로 평가하고 있다. 센서가 코어 면적을 차지하지 않기 때문에 칩 내부에 수십, 수백 개의 센서를 부담 없이 촘촘히 박아 넣을 수 있기 때문이다. 반도체 업계 관계자는 "메탈 저항을 활용한 상단 배치 온도 센서는 공간 효율성과 미세 공정에서의 안정성 덕분에 차세대 반도체 설계에서 매우 유망한 기술로 평가받는다"며 "특히 칩 내부 곳곳의 온도를 파악해 실시간 '열 지도'를 그리는 멀티 포인트 센싱에 최적화된 방식"이라고 설명했다. 열이 집중되는 핫스팟을 사각지대 없이 실시간으로 감지해 내면, 발열로 인한 강제 성능 저하(스로틀링)를 극도로 정밀하게 방어할 수 있다는 분석이다. 전력 효율 발목 잡던 '엑시노스'의 구원투수 될까 파운드리 시장의 최대 관심사는 이 기술의 실제 적용 여부다. 현재 2나노 PDK(공정 설계 키트)에 어느 정도 수준까지 통합되었는지는 구체적으로 확인되지 않았다. 다만, 업계에서는 삼성전자가 자체 모바일 AP(애플리케이션 프로세서)인 엑시노스 등 고성능 칩에 이 기술을 적극적으로 도입 검토할 것으로 내다보고 있다. 최근 엑시노스는 성능 개선에도 불구하고 미세 공정에서의 누설전류 제어와 전력 효율 최적화에서 난항을 겪어왔다. 상단 배치 온도 센서는 이러한 고질적인 문제를 해결할 실마리가 될 수 있기 때문이다. IP 업계 관계자는 "동일한 SoC(시스템 온 칩)을 제작할 때 상단 메탈 저항 방식을 쓰면, 기존 센서가 차지하던 하단 면적을 모두 실제 연산 소자나 메모리로 채울 수 있다"며 "결과적으로 똑같은 성능의 칩을 더 작게 만들거나, 똑같은 크기의 칩에 더 많은 기능을 넣을 수 있는 강력한 설계 이점을 제공한다"고 말했다.

2026.04.06 10:50전화평 기자

  Prev 1 2 3 4 5 6 7 8 Next  

지금 뜨는 기사

이시각 헤드라인

[ZD브리핑] 3대 메가프로젝트 2차 점검회의...독파모 국민평가단 참여

AI 학과 늘리기만으론 부족…"모든 전공에 AI 역량 심어야"

유니폼부터 AI 로봇 드로잉까지…무료 KT스포츠 팝업 가보니

AI규제는 풀고 OTT는 발목 잡고…'영화 6개월 홀드백' 논란

ZDNet Power Center

Connect with us

ZDNET Korea is operated by Money Today Group under license from Ziff Davis. Global family site >>    CNET.com | ZDNet.com
  • 회사소개
  • 광고문의
  • DB마케팅문의
  • 제휴문의
  • 개인정보취급방침
  • 이용약관
  • 청소년 보호정책
  • 회사명 : (주)메가뉴스
  • 제호 : 지디넷코리아
  • 등록번호 : 서울아00665
  • 등록연월일 : 2008년 9월 23일
  • 사업자 등록번호 : 220-8-44355
  • 주호 : 서울시 마포구 양화로111 지은빌딩 3층
  • 대표전화 : (02)330-0100
  • 발행인 : 김경묵
  • 편집인 : 김태진
  • 개인정보관리 책임자·청소년보호책입자 : 김익현
  • COPYRIGHT © ZDNETKOREA ALL RIGHTS RESERVED.