AMAT, 삼성·인텔 등 초미세공정 공략…"2나노서 검증 중"
어플라이드머티어리얼즈(AMAT)가 삼성전자, 인텔 등 고객사의 반도체 초미세공정 개발을 위한 혁신 솔루션을 공개했다. 최신 제품의 경우 2나노미터(nm) 공정에서 검증을 진행 중으로, 회사는 올해 및 내년에 강력한 매출 성장을 이뤄낼 것으로 자신했다. 4일 AMAT코리아는 경기 성남 소재의 본사에서 패터닝 솔루션 미디어 라운드테이블을 개최했다. AMAT는 이번 간담회를 통해 옹스트롬(Angstrom; 1A=0.1나노미터) 시대를 위한 첨단 반도체 기술 4종을 소개했다. 현재 삼성전자·TSMC·인텔과 같은 주요 반도체 기업들은 2나노 공정 상용화를 준비하는 등, 옹스트롬의 영역 진입을 위한 치열한 기술 경쟁을 벌이고 있다. 이에 AMAT는 초미세 공정을 위한 첨단 패터닝 솔루션을 개발해 왔다. 패터닝은 반도체 웨이퍼에 회로를 새기기 위한 공정으로 증착, 노광, 식각 등 다양한 과정을 거친다. 대표적인 솔루션은 AMAT가 지난해 발표한 '스컬프타(Sclupta)'다. 스컬프타는 최첨단 EUV(극자외선) 및 High-NA EUV 노광 공정에 적용할 수 있는 패터닝 시스템으로, 싱글 패터닝 이후 패턴을 원하는 방향으로 늘려 소자 간 간격을 줄이고 패턴 밀도를 높일 수 있다. 이를 활용하면 반도체 제조업체들은 패터닝을 두 번 진행하지 않고도 원하는 회로를 새길 수 있게 된다. 패터닝 공정이 줄어들면 비용 및 생산 효율성이 증대되고, 공정 복잡성이 줄어들기 때문에 수율 안정화에도 유리하다. 현재 스컬프타는 삼성전자 4나노 공정, 인텔의 최신 공정 등에 도입되고 있다. 이길용 AMAT코리아 기술마케팅 및 전략프로그램 총괄은 "현재 스컬프타는 고객사의 EUV 공정에 쓰이고 있으며, High-NA EUV 기술이 도입되는 시점에서도 연계 적용될 것"이라며 "스컬프타 매출이 올해 2억 달러, 내년에는 5억 달러로 성장할 것으로 예상한다"고 밝혔다. 나아가 AMAT는 올해 스컬프타에 '브릿지 결함'을 제거할 수 있는 기능을 추가했다. 브릿지 결함은 회로 간 간격이 너무 좁아 서로 붙게 되는 문제다. AMAT는 현재 최선단 파운드리 고객사의 2나노 공정에서 평가를 진행하고 있다. 또한 AMAT는 동일 챔버에서 증착·식각을 모두 지원하는 'Sym3 Y 매그넘' 식각 시스템을 공개했다. 해당 기술은 식각 과정에서 EUV 회로 표면을 더 매끄럽게 만들어, 수율 및 전력 효율성을 높인다. 일례로, Sym3 Y 매그넘을 AMAT의 또 다른 신규 솔루션인 '프로듀서 XP 파이오니어 CVD' 패터닝 필름과 결합 시, 라인 표면 거칠기를 25%가량 개선할 수 있는 것으로 나타났다. 해당 필름은 패턴 형태의 균일도를 높이는 데 기여한다. 현재 Sym3 Y 매그넘, 프로듀서 XP 파이오니어 CVD 패터닝 필름은 주요 고객사의 EUV D램 공정에서 활용되고 있다. 이외에도 AMAT는 첨단 전자빔(eBeam) 계측 시스템인 '아셀타'를 공개했다. 아셀타는 노이즈 발생이 두드러지는 초미세공정 회로 계측에서도 선명한 이미지를 구현해, 패턴이 얼마나 의도대로 구현됐는 지 파악할 수 있게 만들어 준다. 박광선 AMAT코리아 대표는 "최근 고객사들이 2나노, 1나노 등의 기술을 발표하고 있는데, EUV를 실제로 잘 구현하기 위해서는 여러 공정 기술이 필요하다"며 "AMAT는 10여년 전부터 이에 대응하기 위한 준비를 해 왔고, 매년 많은 투자를 해오고 있다"고 강조했다.
