검색 - IT세상을 바꾸는 힘 지디넷코리아

ZDNet 검색 페이지

'본딩'통합검색 결과 입니다. (35건)

태그
기간
- 3개월
- 1년
- 1년 이전

재검색

中, 하이브리드 본딩 특허 경쟁 '우위'…삼성·SK 크게 앞서

삼성전자·SK하이닉스 등 국내 기업들이 차세대 패키징 기술인 '하이브리드 본딩' 기술력 확보에 매진하고 있다. 약 5년 전부터 관련 특허를 꾸준히 공개하고 있는 상황으로, 차세대 D램 및 HBM(고대역폭메모리), 낸드 등에 폭넓게 적용할 계획이다. 다만 공개된 특허 수는 메모리 업계 후발주자인 중국 YMTC(양쯔메모리테크놀로지) 대비 저조한 것으로 나타났다. 특허가 향후 메모리 시장의 큰 변수로 작용할 수 있는 만큼, 국내 기업들도 연구개발(R&D)에 속도를 내야 한다는 지적이 제기된다. 하이브리드 본딩, D램·HBM·낸드 등 차세대 메모리서 각광 8일 업계에 따르면 삼성전자·SK하이닉스 등은 하이브리드 본딩 관련 특허를 지속적으로 확보하고 있다. 하이브리드 본딩은 두 개의 반도체 칩을 구리 배선은 구리 배선끼리, 절연 물질은 절연 물질끼리 각각 접합하는 기술이다. 기존 칩 연결에 쓰이던 솔더볼·범프 등을 쓰지 않아 패키지 두께를 줄이고, 전기적 특성 및 방열 특성을 높일 수 있다. 하이브리드 본딩의 적용처는 매우 다양하다. 메모리의 경우 20단 적층 이상의 차세대 HBM과 3D D램, 400단 이상의 고적층 낸드에서 활용될 것으로 예상된다. 특히 낸드 시장에서는 이미 하이브리드 본딩이 상용화되고 있다. 중국 YMTC는 약 4년 전부터 'Xtaking(엑스태킹)'이라는 이름으로 하이브리드 본딩이 활용된 낸드를 양산 중이다. 낸드의 핵심 요소인 셀과 페리를 각각 다른 웨이퍼에서 제조한 뒤, 하나로 합치는 W2W(웨이퍼-투-웨이퍼) 방식이 적용됐다. 국내 기업들 역시 400단 이상의 낸드에 하이브리드 본딩 기술을 적용할 계획이다. 그러나 관련된 특허 기반은 크게 부족한 상황으로, 차세대 메모리 경쟁력 강화에 걸림돌이 될 수 있다는 우려가 제기된다. 실제로 삼성전자는 차세대 낸드에 하이브리드 본딩을 적용하기 위해 YTMC와 라이센스 계약을 체결한 바 있다. 기술적으로 YMTC의 특허를 사실상 피하기 어렵다는 판단이 작용한 것으로 알려졌다. 中 YTMC 특허 공개 수 119건…삼성(83건)·SK(11건) 크게 앞서 지디넷코리아가 입수한 프랑스 특허·기술 리서치 기업 노우메이드(KnowMade)의 자료에 따르면, YMTC는 지난 2017년부터 2024년 1월까지 총 119건의 특허를 공개했다. 니콜라스 배런 노우메이드 최고경영자(CEO)는 "YMTC는 해당 기간 총 700건 이상의 특허를 출원했으며, 이 중 최소 119개가 하이브리드 본딩과 관련된 특허 패밀리(Patent families; 여러 국가에 출원한 특정 특허를 모두 묶은 것)"라고 강조했다. 삼성전자는 그보다 앞선 2015년부터 특허를 출원했으나, 2023년까지의 총 특허 출원 수는 83건으로 집계됐다. 초기 특허 출원 수가 저조한 데 따른 영향이다. 다만 2023년에는 한 해에만 31건의 특허를 출원하는 등, 기술력 확보에 속도를 내고 있다. SK하이닉스는 지난 2020년부터 특허 출원을 시작해, 2023년까지 총 11건의 특허를 공개하는 데 그쳤다. 노우메이드는 "전 세계 주요 반도체 기업들의 적극적인 기술 개발 덕분에, 2019년 이후로 하이브리드 본딩 관련 특허 수는 4배 이상 증가했다"며 "TSMC, Adeia, YMTC 등이 하이브리드 본딩 관련 IP(지식재산) 리더로 지목된다"고 설명했다. YMTC가 보유한 특허 포트폴리오도 주목할 만 하다. 노우메이드가 YMTC의 핵심 특허 25개를 분석한 결과, 이 회사는 낸드·D램·S램 등을 포함하는 새로운 3D 메모리 설계, 로직 및 메모리 다이의 하이브리드 본딩, 본딩 층 주변 회로와 관련한 기술을 보유하고 있다. 노우메이드는 "YMTC의 특허는 로직과 메모리, 컨트롤러를 모두 포함한 이기종 적층으로 AI 및 HPC 산업을 위한 반도체 제조를 용이하게 한다"며 "또한 YMTC는 하이브리드 본딩 구현을 위한 표면 처리, 웨이퍼 다이싱 등 제조 공정 특허도 다방면으로 보유하고 있다"고 밝혔다.

2025.05.08 11:15장경윤

아이에스티이, PECVD 장비 특허 취득…"하이브리드 본딩 등 적용"

반도체 장비기업 아이에스티이는 하이브리드 본딩용 PECVD 장비 등에 적용 가능한 특허권을 취득했다고 28일 밝혔다. 회사가 취득한 특허권은 2024년 11월에 출원한 '이중 벨로우즈 구조의 기판 처리 장치(출원번호 : 10-2024-0174051)'에 대한 특허다. 종래의 단일 주파수를 통한 플라즈마 생성을 통해 제작되었던 기판상의 박막을, 이중주파수를 적용해 박막의 생성 속도 및 물성을 조절해 제조 효율성과 품질 향상 및 보다 다변화된 공정에 적용이 가능한 기술이다. 아이에스티이 관계자는 “본 특허는 당사가 현재 SK하이닉스를 통해 양산 검증 중인 SiCN PECVD 장비와 별도로, PECVD 응용 분야 확대를 위해 개발 중인 중소기업기술혁신개발사업의 연구과제에 대한 결과물"이라며 "향후 하이브리드 본딩을 포함한 다양한 공정용 PECVD 장비 개발에 적용될 것”이라고 말했다. 한편 지난달 2월 코스닥에 상장한 아이에스티이는 SK하이닉스 등 국내외 10여개 고객사에 FOUP 클리너 등 반도체 장비를 중심으로 판매하는 기업이다. 지난해 연결기준 매출액은 411억원, 영업이익 기준으로 흑자 전환했다.

2025.03.28 14:33장경윤

EVG, MEMS 제조사에 차세대 'GEMINI' 웨이퍼 본딩 시스템 공급

EV그룹(EVG)은 300mm 웨이퍼용 차세대 GEMINI 자동화 생산 웨이퍼 본딩 시스템을 공개했다고 19일 밝혔다. HVM(대량양산) 웨이퍼 본딩의 글로벌 산업 표준을 기반으로 한 이번 신형 GEMINI 장비 플랫폼은 새롭게 설계된 고압 본딩 챔버를 적용해, 대형 웨이퍼에서 제조되는 MEMS 디바이스의 본딩 품질과 수율을 극대화한다. EVG는 이미 여러 주요 MEMS 제조업체에 새로운 장비 플랫폼을 적용한 GEMINI 시스템을 공급했다. 시장조사업체 욜그룹에 따르면 MEMS 시장은 2023년 146억 달러에서 2029년 200억 달러로 성장할 전망이다. 이 같은 성장은 스마트워치, TWS(True Wireless Stereo) 이어폰 및 기타 소비자용 웨어러블 기기에서 점점 더 많이 사용되는 관성 센서, 마이크로폰 및 차세대 MEMS(마이크로 스피커 포함)가 주도하고 있다. 많은 MEMS 디바이스는 외부 환경으로부터 보호받거나, 제어된 환경 또는 진공 상태에서만 작동할 수 있어야 한다. 금속 기반 웨이퍼 본딩은 이러한 MEMS 디바이스의 제조에서 밀폐 봉합 및 압력·진공 캡슐화를 가능하게 하는 핵심 기술로 자리 잡고 있다. MEMS 제조업체들은 MEMS 디바이스의 시장 수요 증가에 대응하고, CMOS-MEMS 통합과 같은 새로운 디바이스 통합 방식 및 초음파 MEMS, 마이크로미러와 같은 대형 MEMS 디바이스 생산을 지원하기 위해 200mm에서 300mm 생산 라인으로 전환하기 시작했다. 하지만 300mm 웨이퍼로의 전환에는 기존 200mm 웨이퍼와 동일한 본딩 압력을 보장하기 위해 훨씬 더 큰 본딩력이 필요하다. EVG의 차세대 300mm용 GEMINI 시스템은 300mm MEMS 제조에 요구되는 사양을 뛰어넘어, 현재 및 미래 세대의 MEMS 디바이스 제조 요구를 충족한다. 정렬된 웨이퍼 본딩을 위한 통합 모듈형 HVM 시스템인 GEMINI 플랫폼은 최대 4개의 본딩 챔버를 지원하며, 조정 가능한 본딩 힘(최대 350kN), 고진공(최대 5 x 10⁻⁶ mbar), 고압(2000mbar abs.)을 제공한다. 또한, 이전 세대 플랫폼의 강점인 완전 자동 광학 정렬, 맞춤형 모듈 구성의 유연성 및 다양한 본딩 공정 지원 기능을 그대로 유지하고 있다.

2025.03.19 16:48장경윤

TSMC, CoWoS에 '플럭스리스 본딩' 적용 추진…AI칩 대형화에 대응

대만 주요 파운드리 TSMC가 첨단 패키징 기술인 '플럭스리스(Fluxless)' 본딩을 적용하는 방안을 추진 중이다. 지난해부터 관련 장비를 도입해 평가를 진행해 온 것으로 파악됐다. AI 산업의 발달로 패키징 크기가 점차 확대되면서, 기술 전환의 필요성이 높아졌다는 분석이 제기된다. 6일 업계에 따르면 TSMC는 2.5D 패키징에 플럭스리스 본딩을 적용하기 위한 공정 평가를 진행하고 있다. 그간 TSMC는 2.5D 패키징을 'CoWoS(Chip-on-Wafer-on-Substrate)'라는 브랜드명으로 자체 개발해 왔다. TSMC는 지난해 2곳 이상의 해외 주요 반도체 장비업체로부터 플럭스리스 본딩 장비를 들여와, CoWos에 양산 적용하기 위한 평가를 진행하고 있다. 나아가 올 상반기에도 또 다른 협력사와 추가적인 평가를 시작할 예정인 것으로 파악됐다. 2.5D 패키징은 칩과 기판 사이에 넓다란 실리콘 인터포저 위에 반도체 다이(Die)를 수평 배치하는 기술이다. 기판만을 활용하는 기존 2D 패키징에 비해 회로를 더 밀도있게 연결할 수 있다. 특히 HBM과 고성능 GPU를 연결하는 데이터센터용 AI 가속기 분야에서 CoWoS에 대한 수요가 높다. TSMC는 그간 CoWoS에 플럭스(Flux)를 활용해 왔다. 플럭스는 칩과 인터포저를 연결하는 미세한 범프의 접착력을 높이고, 접합 품질을 떨어트리는 산화막을 방지하는 역할을 맡고 있다. 그러나 CoWoS는 점차 플럭스를 쓰기 어려워지는 환경으로 진화하고 있다. 플럭스는 범프의 접합이 끝난 뒤 제거(세정)돼야 하는데, 인터포저 크기가 커지면 가운데에 묻은 플럭스를 완전히 제거하기가 어렵기 때문이다. 플럭스가 잔존하면 칩 신뢰성이 저해될 수 있다. 실제로 TSMC의 CoWoS 패키징 내 인터포저 크기는 지난 2023년 기준 80x80mm 수준이었다. 레티클(포토마스크; 반도체 회로를 새기기 위한 원판) 대비 약 3.3배 크다. TSMC는 이를 오는 2026년 100x100mm(레티클 대비 5.5배)까지 확대할 계획이다. 2027년에는 120x120mm(레티클 대비 8배) 수준으로 커진다. AI 가속기에 요구되는 컴퓨팅 성능이 높아질수록 더 많은 칩을 내장해야 하기 때문에, 인터포저의 크기도 덩달아 커지는 추세다. 플럭스리스 본딩은 이 문제를 해결할 수 있는 대안으로 꼽힌다. 플럭스리스는 플럭스를 사용하지 않고 범프의 산화막을 제거하는 기술이다. 때문에 해외 주요 반도체 장비기업들이 관련 기술 개발에 주력하고 있다. TSMC도 향후 CoWoS에 플럭스리스 본딩을 적용하는 방안을 적극 검토하는 분위기다. 특히 TSMC는 지난해 CoWoS 수율 향상에 난항을 겪은 바 있어, 플럭스리스를 비롯한 대안 기술에 관심을 기울일 수 밖에 없다는 게 업계의 전언이다. 반도체 업계 관계자는 "현재 TSMC는 플럭스리스 본더를 소량 들여와 연구개발(R&D) 단계에서 평가를 진행하는 중"이라며 "올해까지 테스트가 마무리 될 것으로 보고 있다"고 설명했다.

2025.03.06 14:16장경윤

차세대 HBM용 본딩 고민하는 삼성전자, '플럭스리스' 평가 돌입

삼성전자가 고적층 HBM(고대역폭메모리)을 위한 새로운 본딩 기술로 '플럭스리스(Fluxless)'에 주목하고 있다. 최근 주요 협력사와 관련 장비에 대한 데모 테스트에 돌입한 것으로 파악됐다. '플럭스리스' 기술이 아직은 연구개발(R&D) 수준으로 평가되는 단계지만, 업계에선 차세대 HBM용 본딩 기술의 잠재적 후보로서 진지한 고민이 이뤄지고 있다는 평가가 나온다. 4일 업계에 따르면 삼성전자는 차세대 HBM용 본딩 기술로 플럭스리스를 비롯한 다양한 방안을 검토하고 있다. 이를 위해 삼성전자는 올해 초부터 해외 주요 협력사와 플럭스리스 본딩에 대한 초기 평가 작업을 시작했다. 적용처는 HBM4(6세대)로, 올 연말까지 평가를 마무리하는 것이 목표다. 플럭스리스 본딩, 고적층·고밀도 HBM 구현에 용이 현재 삼성전자는 HBM 제조를 위한 후공정 기술로 'NCF(비전도성 접착 필름)'를 채택하고 있다. HBM은 여러 개의 D램을 수직으로 적층해 데이터 처리 성능을 높이는 메모리반도체다. TSV(실리콘관통전극)를 통해 각 D램에 미세한 구멍을 뚫고, 이를 전기적으로 연결하는 구조다. 각 D램을 연결하기 위해서는 작은 돌기 형태의 마이크로 범프가 쓰인다. 삼성전자는 층층이 쌓인 각 D램 사이에 NCF를 집어넣고, 위에서부터 열압착을 가하는 TC 본딩 공정을 진행해 왔다. NCF가 고온에 의해 녹으면서 범프와 범프를 연결하고 칩 사이를 고정하는 역할을 맡는다. 반면 플럭스리스는 MR-MUF(매스리플로우-몰디드언더필)에 주로 적용되는 기술이다. MR-MUF는 필름을 사용하지 않고 액체 형태의 'EMC(에폭시 고분자와 무기 실리카를 혼합한 몰딩 소재)'를 활용한다. MR-MUF는 D램을 하나씩 쌓을 때마다 열로 임시 접합한 다음, 완전히 적층된 형태에서 열을 가해(리플로우) 접합을 마무리하는 과정을 거친다. 이후 각 칩 사이에 EMC를 빈틈없이 주입한다. EMC는 각 칩을 지지하는 '언더필(Underfill)'과 외부 오염 방지 등의 역할을 수행한다. 기존 MR-MUF에는 범프에 잔존하는 산화막을 제거하기 위해 플럭스라는 물질을 도포한 뒤 씻어냈다. 그런데 HBM의 입출력단자(I/O) 수가 HBM4에서 이전 대비 2배인 2024개로 늘어나고, D램의 적층 수가 많아지면 범프 사이의 간격도 줄어들게 된다. 이 경우 플럭스가 제대로 세정되지 않아 칩 신뢰성에 손상이 갈 수 있다. 이에 반도체 업계는 플럭스리스 본딩을 고안해냈다. 장비업체에 따라 플럭스리스에 대한 기술적 방식은 다르나, 플럭스를 쓰지 않고 범프 주변의 산화막을 제거하는 것이 핵심이다. 삼성전자, 차세대 HBM용 본딩 다방면 검토…"고민 깊을 것" 삼성전자 역시 이 같은 장점에 주목해 플럭스리스 본딩 적용을 면밀히 검토해 온 것으로 알려졌다. 사안에 정통한 관계자는 "삼성전자가 당초 로직 반도체에 플럭스리스 본딩을 첫 도입하려 했으나, 메모리에 투자를 집중하면서 먼저 HBM4향으로 적용 평가에 들어간 것으로 안다"며 "올해 말까지 양산 인증을 받는 것이 목표"라고 설명했다. 삼성전자가 실제로 차세대 HBM 본딩 공정에 플럭스리스 기술을 적용할 지는 아직 미지수다. 현재 삼성전자는 기존 본딩인 NCF 기술 고도화는 물론, 차세대 본딩 기술인 '하이브리드 본딩'에 대한 연구개발도 병행하고 있다. 하이브리드 본딩은 범프 없이 구리 배선을 직접 붙이기 때문에 HBM의 두께를 줄이는 데 유리하다. 때문에 업계는 삼성전자가 HBM4용 본딩 기술로 ▲NCF ▲플럭스리스 ▲하이브리드 본딩 등 크게 세 가지의 가능성을 모두 고려하면서 향후 기술 전략을 짤 것으로 보고 있다. 또 다른 관계자는 "NCF는 범프 수와 D램 적층 수가 많아질수록 신뢰성 및 방열 특성을 제대로 구현하기 어렵고, 하이브리드 본딩도 기술적 성숙도가 부족한 상황"이라며 "때문에 플럭스리스를 하나의 대안으로서 고려 중이나, 이 역시 장비 인프라를 다 변경해야 하는 부담으로 삼성전자의 고민이 깊을 것"이라고 밝혔다. SK하이닉스도 플럭스리스에 관심 지속 한편 SK하이닉스도 HBM4에 플럭스리스 본딩을 적용하는 방안을 고려 중이다. SK하이닉스의 경우 MR-MUF를 적용해 왔기 때문에, 플럭스리스 기술에 대한 접근성이 더 높다. 다만 SK하이닉스가 플럭스리스를 적용하려는 시기는 빨라야 HBM4 16단 수준으로 알려졌다. 그간 MR-MUF 기술을 지속적으로 다뤄오면서, 플럭스 세정에 대한 기술적 노하우가 상당히 쌓였다는 평가다. 반도체 업계 관계자는 "SK하이닉스는 HBM4 16단을 목표로 기존 기술과 플럭스리스를 병행 개발하고 있다"며 "현재는 어드밴스드 MR-MUF로도 충분히 대응할 수 있지만, D램 적층 수가 올라가 칩 사이 간격이 더 줄어들게 되면 플럭스리스를 쓸 수 밖에 없는 상황"이라고 말했다.

2025.03.04 17:16장경윤

400단 쌓는 삼성·SK, 핵심 본딩 기술·특허는 中에 의존

차세대 낸드 시장에서 삼성전자·SK하이닉스의 주도권이 흔들릴 수 있다는 우려가 제기된다. 400단 이상 적층에 필요한 '하이브리드 본딩' 기술을 중국 YMTC가 선점하고 있어서다. YMTC는 관련 기술을 지속적으로 고도화해, 최근 270단대의 고적층 낸드를 상용화하기도 했다. 반면 국내 기업들은 후발주자로서 여러 내홍을 겪을 가능성이 있다. 우선 신규 기술 적용에 따른 공정전환 및 설비투자가 필요하며, 초기 도입에 따른 수율 안정화도 이뤄내야 한다. YMTC 등이 구축해 놓은 특허 역시 문제다. 실제로 삼성전자의 경우 YMTC와 하이브리드 본딩에 대한 라이센스 계약을 체결한 것으로 파악됐다. V10(10세대) 이상의 낸드부터 YMTC 특허의 영향을 피해갈 수 없게 되면서, 차세대 낸드 사업의 불확실성이 커졌다는 평가다. 24일 업계에 따르면 삼성전자, SK하이닉스 등 국내 주요 메모리 기업들은 400단 이상의 차세대 낸드에 하이브리드 본딩 기술을 적용할 계획이다. ■ 中, 매출 규모는 작지만 '하이브리드 본딩' 낸드에 선제 적용 낸드는 세대를 거듭할수록 셀(Cell; 데이터를 저장하는 단위)을 수직으로 더 높이 쌓는다. 국내 기업들은 300단대 낸드까지는 한 개의 웨이퍼에 셀을 구동하는 회로인 '페리페럴'을 두고, 그 위에 셀을 쌓는 방식을 채택해 왔다. 삼성전자는 이를 COP(셀온페리), SK하이닉스는 페리언더셀(PUC)라고 부른다. 다만 낸드가 400단 이상까지 높아지게 되면 하단부 페리에 가해지는 압력이 심해져 손상이 올 수 있다. 이에 국내 기업들은 셀과 페리를 각각 다른 웨이퍼에서 제조한 뒤, 하나로 합치는 W2W(웨이퍼-투-웨이퍼) 하이브리드 본딩을 채택하기로 했다. 이에 비해 중국 YMTC는 'Xtaking(엑스태킹)'이라는 이름으로 하이브리드 본딩 기술을 약 4년 전부터 선제적으로 양산 적용하고 있다. YMTC는 중국 최대 낸드 제조기업이다. 전 세계 낸드 시장에서 매출 기준으로 5위권 밖에 있으나, 최근 기술적으로 상당한 진보를 거뒀다는 평가를 받고 있다. 지난달 반도체 분석 전문기관 테크인사이츠가 발간한 보고서에 따르면 YMTC는 올해 초 2yy(270단대 추정) 3D TLC(트리플레벨셀) 낸드 상용화에 성공했다. 테크인사이츠는 "YMTC의 2yy 낸드는 당사가 시장에서 발견한 낸드 중 가장 높은 단수의 제품"이라며 "가장 중요한 사실은 해당 낸드가 업계 최초로 비트 밀도를 20Gb/mm2 이상으로 높였다는 것"이라고 설명했다. ■ 삼성·SK, 하이브리드 본딩 초기 도입 시 투자비용·수율 등 열세 YMTC가 이번에 적용한 엑스태킹은 4세대인 '4.x' 버전에 해당한다. YMTC는 이전부터 엑스태킹 기술을 활용해 160단, 192단, 232단 등의 제품을 양산한 바 있다. 그만큼 하이브리드 본딩에 대한 기술 안정화를 이뤄냈다는 평가가 나온다. 최정동 테크인사이츠 박사는 최근 기자와의 서면 인터뷰에서 "YMTC가 16단, 232단보다 더 많은 층을 빠른 시일 내에 구현했다는 게 놀랍다"며 "미국의 규제로 신규 장비 도입이 어려운 상황에서도 식각 및 ALD(원자층증착) 공정, 워피지(웨이퍼가 휘는 현상) 방지 공정 등에서 모두 최적화를 잘 한 것으로 보인다"고 평가했다. 이러한 측면에서, 국내 기업들은 첫 하이브리드 본딩 적용에 따른 여러 과제를 해결해야 할 것으로 관측된다. 특히 삼성전자는 이르면 올 연말부터 V10(430단대 추정) 낸드 양산을 목표로 하고 있어 보다 분주한 대응이 필요하다. 최정동 박사는 "삼성전자는 V10부터 셀을 3번 나눠 쌓는 트리플스택을 적용하고, 총 2장의 웨이퍼를 활용하는 하이브리드 본딩을 사용한다"며 "공정전환과 신규설비 투자 등 변경점이 많기 때문에 오랫동안 하이브리드 본딩을 적용해 온 YMTC 대비 제조비용이 훨씬 높을 수밖에 없다"고 설명했다. ■ 차세대 낸드부터 YMTC 특허 도입 불가피 특허 역시 진입장벽으로 거론된다. 하이브리드 본딩과 관련한 전반적인 기술 특허는 엑스페리(Xperi)와 YMTC, TSMC 3사가 대부분을 차지하고 있다. YMTC도 엑스페리로부터 하이브리드 본딩과 관련한 라이센스 계약을 체결했으며, 이후 낸드와 관련한 자체 특허를 적극 구축한 것으로 알려졌다. 삼성전자가 YMTC와 하이브리드 본딩과 관련한 라이센스 계약을 체결한 이유도 기술적으로 YMTC의 특허 회피가 어렵고, 분쟁 발생 시 최첨단 낸드 사업에 큰 타격이 발생할 수 있다는 우려에서다. 다만 삼성전자가 V10 이후 차세대 낸드부터 어떻게 기술개발 방향성을 설정할지, 또 라이센스에 필요한 비용, 엑스페리 등과의 특허 영향 등이 사업 진행의 주요 변수로 작용할 전망이다.

2025.02.24 14:04장경윤

[단독] 삼성전자, V10 낸드부터 中 YMTC 특허 쓴다

삼성전자가 V10(10세대)부터 새롭게 채용되는 첨단 패키징 기술인 '하이브리드 본딩'의 특허를 중국 낸드 제조업체 YMTC로부터 대여해 사용하기로 한 것으로 확인됐다. 삼성전자 입장에서 차세대 낸드 개발의 '핵심 난제'를 풀었지만, 향후 타사 특허 도입에 따른 수율 안정성 등 경쟁력 회복 등이 과제로 떠오른다. YMTC는 3D 낸드에 하이브리드 본딩을 처음 적용한 기업이다. 덕분에 관련 기술에서 탄탄한 특허를 구축했다는 평가를 받고 있다. 이에 삼성전자는 무리하게 특허를 회피하기 보다는, 원만한 합의로 향후 있을 리스크를 제거하는 전략을 채택한 것으로 풀이된다. 24일 지디넷코리아 취재를 종합하면 삼성전자는 최근 YMTC와 3D 낸드용 하이브리드 본딩 특허권에 대한 라이센스 계약을 맺었다. 삼성전자, V10 낸드에 하이브리드 본딩 첫 적용 V10은 삼성전자가 이르면 올 하반기 양산을 목표로 한 차세대 낸드다. 낸드는 세대를 거듭할 수록 '셀(Cell; 데이터를 저장하는 단위)'을 수직으로 더 높이 쌓는다. V10은 420~430단대로 추정된다. 삼성전자 V10 낸드에는 여러 신기술이 도입된다. 그 중에서도 W2W(웨이퍼-투-웨이퍼) 하이브리드 본딩의 중요도가 높다. W2W 하이브리드 본딩이란 웨이퍼와 웨이퍼를 직접 붙이는 패키징 기술이다. 하이브리드 본딩은 기존 칩 연결에 필요한 범프(Bump)를 생략해 전기 경로를 짧게 만들고, 이로 인해 성능과 방열 특성 등을 높일 수 있다. 특히 칩이 아닌 웨이퍼를 통째로 붙이는 W2W는 생산성 향상에도 유리하다. 기존 삼성전자는 한 개의 웨이퍼에 셀을 구동하는 회로인 '페리페럴'을 두고, 그 위에 셀을 쌓는 방식을 활용해 왔다. 이를 COP(셀온페리)라고 부른다. 다만 낸드가 400단 이상까지 높아지게 되면, 하단부 페리에 가해지는 압력이 심해져 낸드의 신뢰성이 떨어진다. 때문에 삼성전자는 V10 낸드에 셀과 페리를 각각 다른 웨이퍼에서 제조한 뒤 하나로 합치는 하이브리드 본딩을 채택하기로 했다. YMTC 등 특허 공고…회피 대신 '라이선스 계약' 다만 이러한 계획에는 기존 해외 기업들이 보유한 특허가 주요 변수로 작용해 왔다. 3D 낸드용 하이브리드 본딩 기술은 중국 최대 낸드 제조업체 YMTC가 약 4년 전부터 선제적으로 적용한 바 있다. YMTC에서는 여기에 'Xtacking(엑스태킹)'이라는 이름을 붙였다. YMTC 역시 사업 초기 미국 테크기업 엑스페리(Xperi)로부터 하이브리드 본딩과 관련한 원천 특허를 라이센스 계약을 통해 취득했었다. 이후에는 낸드용 접합과 관련한 자체 특허를 상당 부분 구축했다는 평가를 받고 있다. 이에 삼성전자는 YMTC와 하이브리드 본딩 특허와 관련한 라이선스 계약을 체결했다. 특허 회피 대신 원만한 합의로 향후 있을 리스크를 줄이고, 기술 개발 속도를 앞당기기 위한 전략으로 풀이된다. 다만 엑스페리 등 타 기업과도 특허 논의를 진행했는 지에 대한 여부는 확인되지 않았다. 사안에 정통한 복수의 관계자는 "하이브리드 본딩과 관련한 기술 특허 전반은 엑스페리와 YMTC, 대만 파운드리 TSMC 3사가 사실상 대부분을 보유하고 있다고 봐도 될 정도"라며 "삼성전자 역시 V10, V11, V12 등 차세대 낸드 개발서 YMTC의 특허를 피하는 게 사실상 불가능하다는 판단 하에 라이센스 계약을 체결한 것으로 안다"고 밝혔다. 한편 SK하이닉스도 YMTC와 특허 계약을 체결할 가능성이 점쳐진다. 앞서 김춘환 SK하이닉스 부사장은 지난해 2월 '세미콘 코리아 2024' 기조연설에서 "400단급 낸드 제품에서 하이브리드 본딩 기술로 경제성 및 양산성을 높인 차세대 플랫폼을 개발하고 있다"고 밝힌 바 있다.

2025.02.24 13:54장경윤

"韓 고객사 관심 많다"…K&S, HBM4용 '플럭스리스' TC 본더 장비 파란 예고

차세대 HBM(고대역폭메모리) 제조용으로 플럭스리스(Fluxless) TC(열압착) 본딩이 각광받는 가운데, 글로벌 장비 기업 쿨리케앤소파(K&S)가 한국 메모리 시장을 공략한다. 업계 최초로 도입한 '포름산' 기반의 플럭스리스 본딩이 무기다. 해당 기술은 본딩과 동시에 세정을 진행한다. 덕분에 주요 경쟁사들이 채택한 플라즈마 방식에 비해 생산성 및 신뢰성이 높다는 게 쿨리케앤소파의 설명이다. 국내 두 잠재 고객사들의 반응에 대해서도 "관심이 굉장히 높다. 양사 모두 당사의 기술력을 인지한 바 있고, 전 세계적으로 플럭스리스 TC 본딩에 대한 레퍼런스가 쌓이고 있어 많은 관심을 두고 있다"고 자신했다. 찬핀 총 쿨리케앤소파 총괄부사장은 지난 18일 서울 잠실 시그니엘에서 기자와 만나 회사의 차세대 주력 사업인 플럭스리스 TC 본더에 대해 소개했다. ■ 차세대 HBM 시장 겨냥해 '플럭스리스' 본딩 선제 개발 쿨리케앤소파는 미국과 싱가포르에 본사를 둔 반도체·디스플레이 장비기업이다. 반도체 분야에서는 기존 전통적인 패키징 방식인 와이어 본딩에 주력해 왔으나, 최근에는 웨이퍼 레벨 패키지(WLP), 열압착 본딩(TCB) 등 첨단 패키징 영역으로도 시장을 적극 확대하고 있다. 특히 쿨리케앤소파가 주목하는 기술은 플럭스리스 본딩이다. 국내외 주요 메모리 기업들을 중심으로 차세대 HBM에 플럭스리스 본딩 기술을 적용하는 방안이 활발히 논의되고 있기 때문이다. 현재 HBM은 여러 개의 D램을 수직으로 적층해 미세한 솔더 범프로 연결하는 과정을 거친다. 이 때 범프에 산화막이 남게 되면 접합 품질에 문제가 생긴다. 산화막을 제거하기 위해서는 플럭스라는 물질을 도포한 뒤 씻어내야 한다. 그러나 HBM이 HBM4, 16단 등으로 나아가게 되면 플럭스 사용에 한계가 생긴다. D램 사이의 간격이 줄어들고, I/O(입출력단자) 수가 2배로 늘어 범프가 더 촘촘히 들어서기 때문이다. 이 경우, 세정 후에도 범프에 플럭스 잔여물이 남아 HBM의 신뢰성을 떨어뜨릴 가능성이 높아진다. 이에 쿨리케앤소파는 플럭스를 사용하지 않고도 산화막을 제거하는 플럭스리스 본딩 장비를 선제 개발했다. 찬핀 총 부사장은 "회사는 플럭스리스 TC 본더 장비를 로직 반도체 분야에 상용화한 바 있고, 이를 기반으로 HBM 시장에도 진출을 추진하고 있다"며 "한국을 비롯한 여러 메모리 제조사에 독보적인 가치를 제안할 수 있을 것"이라고 밝혔다. ■ 韓 고객사 관심 높아…업계 최초 '포름산' 기반 본딩이 핵심 쿨리케앤소파가 개발한 플럭스리스 TC 본딩의 핵심 요소는 포름산이다. 본딩 헤드 주변에 포름산을 증기 형태로 분사해 산화막을 제거하는 원리로, 본딩과 동시에 산화막을 제거할 수 있다는 장점이 있다. 때문에 쿨리케앤소파에서는 이를 '인 시츄(In-Situ)' 방식이라고 부른다. TC 본딩에 포름산을 적용한 사례는 쿨리케앤소파가 유일한 것으로 알려져 있다. 전세계 주요 경쟁사들은 현재 플라즈마 기반의 플럭스리스 본딩을 주로 채택하고 있다. 플라즈마 방식은 가스 물질을 사용하지 않고도 플럭스를 제거하지만, 본딩과 세정을 동시에 진행할 수 없다. 찬핀 총 부사장은 "포름산 기반의 플럭스리스 본딩은 쿨리케앤소파가 지난 2017년부터 개발하기 시작한 기술로, 경쟁사들도 발을 들일 수는 있으나 결코 쉽지 않을 것"이라며 "본딩과 세정을 같이 진행하기 때문에 플라즈마 대비 생산성이 뛰어나고, 재산화(산화막이 다시 생겨나는 현상) 방지 측면에서도 유리하다"고 강조했다. 쿨리케앤소파는 이러한 장점을 무기로 국내외 주요 메모리 제조사에 HBM용 플럭스리스 본더 공급을 추진하고 있다. 찬핀 총 부사장은 "HBM 시장에서 플럭스리스 본더가 언제 테스트가 진행될 수 있을 지 정확히 말씀드릴 수는 없으나 곧 이뤄질 것"이라며 "국내 잠재 고객사들도 분명히 쿨리케앤소파의 기술력을 인지하고 있고, 관심이 굉장히 높다"고 말했다. ■ "2.5D·CPO 등 첨단 패키징 외연 넓힐 것" 플럭스리스 TC 본딩은 AI 반도체 수요 확대로 각광받는 2.5D 패키징에도 용이하다. 2.5D 패키징은 넓은 기판 모양의 실리콘 인터포저 위에 반도체 다이(Die)를 수평 배치하는 기술이다. 대만 주요 파운드리 TSMC가 'CoWoS'라는 브랜드로 시장을 선도하고 있다. 다만 2.5D 패키징은 세대를 거듭할수록 다이(Die) 크기가 커지고 있어, 여러 문제점을 일으키고 있다. 다이가 커지면 내부 깊은 곳까지 세정이 불가능해 플럭스를 제대로 제거하기 어렵다. 이로 인해 2.5D 패키징 시장에서도 플럭스리스가 대안점으로 떠오르고 있다. CPO(광모듈 패키징) 기술도 이와 비슷하다. CPO는 데이터 통신에 쓰이던 별도의 광트랜시버를 칩 내부에 설치해, 데이터 처리 성능 및 효율을 크게 끌어올리는 차세대 반도체 기술이다. 찬핀 총 부사장은 "CPO를 구현하려면 정밀한 온도 조절이 필요하고, 플럭스 잔류물 문제가 없어야 하기 때문에 플럭스리스가 필요해질 것"이라며 "쿨리케앤소파는 이미 관련 기술을 6년 전 개발 완료해 미국 등에서 평가를 받았다. 시장이 개화하게 되면 빠르게 진출할 수 있을 것"이라고 말했다.

2025.02.23 08:49장경윤

EVG, '세미콘 코리아 2025'서 HBM·3D D램용 본딩 솔루션 공개

오스트리아에 본사를 둔 반도체 장비기업 EV그룹(EVG)은 오는 19일부터 21일까지 서울 코엑스에서 개최되는 '세미콘 코리아 2025'에서 업계 선도적인 'IR 레이어릴리즈(LayerRelease)' 템포러리 본딩 및 디본딩(TBDB) 솔루션 등을 선보인다고 17일 밝혔다. EVG는 인공지능(AI) 가속기와 고성능 컴퓨팅(HPC)의 핵심 구성요소인 HBM(고대역폭메모리) 및 3D DRAM의 개발 과 생산을 지원하는 TBDB 솔루션을 포함해, 업계에서 가장 포괄적인 웨이퍼 본딩 솔루션을 제공한다. 세미콘 코리아는 미래를 만들어 나가는 핵심 트렌드를 선보이는 세계 최고의 반도체 기술 전시회 중 하나로, 올해 행사에서는 AI와 함께 첨단 패키징, 지속 가능한 반도체 제조 등이 주요 주제로 다뤄질 전망이다. EVG의 IR 레이어릴리즈 기술은 완전한 프런트엔드 호환성을 갖춘 레이어 분리 기술로, 실리콘을 투과하는 파장대를 갖는 적외선(IR) 레이저를 사용하는 것이 특징이다. 이 기술은 특수하게 조성된 무기질 레이어와 함께 사용할 경우, 초박형 필름이나 레이어를 실리콘 캐리어로부터 나노미터 정밀도로 분리할 수 있으며, 업계 최고 수준의 디본딩 처리량을 제공한다. 토르스텐 마티아스 EVG 아태지역 세일즈 디렉터는 “차세대 HBM과 3D D램의 개발 및 양산을 가속화하는 것은 한국 반도체 업계의 최우선 과제이고, 이는 TBDB기술의 혁신을 필요로 한다"며 "EVG의 IR 레이어릴리즈 기술을 적용하면 더 얇은 두께의 다이를 구현함으로써 HBM을 더 높이 적층할 수 있기 때문에, 기계적 디본딩의 필요성을 없애 준다"고 밝혔다. 또한 IR 레이어릴리즈는 실리콘 캐리어 사용을 지원하면서, 기계적 디본딩 공정을 1:1 대체하여, 현재 및 차세대 적층 메모리 공정을 모두 지원한다. 뿐만 아니라 프런트엔드 호환성을 제공하므로 퓨전 및 하이브리드 본딩 공정과도 결합할 수 있어 차세대 메모리 및 비메모리 반도체에 필수적인 초박형 웨이퍼 및 필름 프로세싱에도 이상적이다. HBM과 3D D램은 높은 대역폭, 낮은 지연 시간, 저전력 특성을 최소형으로 제공하기 때문에, 점점 더 증가하는 AI 학습 애플리케이션의 수요에 대응하기 위한 유망한 반도체 기술로 부상하고 있다. TBDB는 이러한 첨단 메모리 칩 제조에 필수적인 칩 적층 공정 중에 핵심이다. 기계적 디본딩과 같은 기존의 디본딩 방식은 차세대 HBM과 같이 매우 복잡한 설계의 초박형 웨이퍼를 위한 충분한 정밀도를 제공하지 못한다. EVG의 IR 레이어릴리즈 솔루션은 정밀성, 더 높은 수율, 더 낮은 소유 비용, 환경에 대한 영향, 그리고 미래 대응 능력 측면에서 한국을 비롯한 전세계 메모리 반도체 및 기타 디바이스 제조사들에게 명확한 이점을 제공한다. IR 레이어릴리즈는 기존의 기계적 디본딩을 대체하며, EVG850 플랫폼을 기반으로 하는 EVG의 슬라이드 오프 및 UV 레이저 디본딩 솔루션들과 함께 EVG 디본딩 기술 포트폴리오를 더욱 강화한다.

2025.02.17 13:58장경윤

"습도 제어로 반도체 수율 향상"…저스템, 고객사·제품군 확대 박차

저스템이 반도체 수율 향상에 기여하는 습도 제어 시스템으로 회사 성장을 가속화한다. 현재 미국 고객사와 1세대 제품 공급을 위한 평가를 진행 중이며, 최근 출시한 2세대 제품도 국내 고객사의 첨단 메모리 전환 추세에 맞춰 공급량을 본격 확대할 계획이다. 임영진 저스템 대표는 최근 서울 강남 모처에서 기자들과 만나 회사의 올해 핵심 사업 전략에 대해 이같이 밝혔다. 습도 제어로 반도체 수율 향상…미국 고객사 확보 목전 저스템은 지난 2016년 설립된 반도체·디스플레이 장비업체다. 삼성전자, 주성엔지니어링 등에서 기술력을 쌓은 임 대표가 설립했다. 질소(N2)를 통한 공정 내 습도제어가 회사의 핵심 기술로 꼽힌다. 반도체의 주 소재인 웨이퍼는 공정 내에서 용기(풉; POUP)에 담겨 진공·대기 환경을 오간다. 그런데 대기 환경에서 습도가 너무 높을 경우, 웨이퍼에 잔존한 가스 물질이 습도와 반응해 부식 반응을 일으킬 수 있다. 이는 반도체 수율 저하로 직결된다. 때문에 선폭 20나노미터(nm) 이하의 미세 공정에서는 습도 제어의 필요성이 높아진다. 저스템은 질소를 기반으로 습도를 45%에서 5% 이하로 감소시키는 기술을 국내 최초로 개발해, 모듈 형식으로 반도체 소자업체에 공급해 왔다. 1세대 제품은 국내를 비롯해 대만, 일본, 싱가포르 등 해외 시장에도 상용화됐다. 임 대표는 "저스템의 습도 제어 시스템을 도입하면 생산성이 약 2% 정도 향상되고, 이를 금액적으로 환산하면 1기 팹에서 연간 1천억원 정도의 이득이 있다"며 "이에 주요 IDM(종합반도체기업) 3개사가 저스템 시스템을 채용 중으로, 시장 점유율은 85~90% 수준"이라고 설명했다. 미국 주요 메모리 기업과의 협업도 기대된다. 현재 해당 기업에 모듈을 공급해 퀄(품질) 테스트를 진행 중으로, 올해 상반기 양산 공급을 확정짓는 것이 목표다. 2·3세대 모듈로 성장 본격화…하이브리드 본딩 시대도 준비 나아가 저스템은 지난해 양산을 시작한 2세대 제품 'JFS'의 시장 확대를 추진 중이다. JFS는 습도를 최대 1%까지 낮출 수 있어 10나노급 반도체에 대응할 수 있다. 특히 국내 주요 고객사가 1b(5세대 10나노급) 등 최선단 D램 전환을 가속화하고 있어, 수요가 크게 늘어날 것이라는 게 저스템의 시각이다. 임 대표는 "JFS는 지난해에만 600개를 출하했고, 국내 주요 고객사 중 한 곳에도 실장됐다. 1세대가 6천개가량 도입된 걸 감안하면 2세대도 최소 그 이상의 성장 잠재력이 있다"며 "다른 한 곳도 실장 협의가 끝나 올해 상반기 중으로 본격적인 도입이 가능할 전망"이라고 밝혔다. 오는 19일부터 개최되는 '세미콘 코리아 2025'에서는 3세대 제품도 공개한다. 3세대는 이전 세대 대비 습도 제어 범위를 넓혀, 풉의 뚜껑을 열어도 웨이퍼 주변의 습도를 1%로 유지할 수 있도록 하는 것이 특징이다. 임 대표는 "3세대 제품은 내부 개발이 끝나, 일부 고객사 평가를 준비하고 있다"며 "이르면 내년 하반기나 내후년부터 본격적으로 시장에 공급될 것"이라고 강조했다. 한편 저스템은 차세대 HBM(고대역폭메모리)에 적용될 하이브리드 본딩 관련 장비도 준비하고 있다. 하이브리드 본딩은 칩과 칩을 직접 연결하는 첨단 패키징 기술이다. 저스템은 칩 간의 연결성을 높일 수 있도록, 플라즈마로 웨이퍼 표면에 미세한 굴곡을 만드는 장비를 개발하고 있다.

2025.02.17 13:51장경윤

TEL코리아, 세미콘 코리아서 역대 최대 규모로 부스 오픈

반도체 제조 장비 업계의 글로벌 선도기업인 도쿄일렉트론(TEL)코리아는 오는 19일부터 21일까지 서울 코엑스에서 개최되는 '세미콘 코리아(SEMICON Korea) 2025'에 참가한다고 17일 밝혔다. 세미콘 코리아는 국제 반도체 관련 협회 SEMI가 주관하는 국내 최대 반도체 산업 전시회다. 올해 전시회는 약 500개 사가 참가업체로 이름을 올리고, 2천300여개의 부스가 세워져 약 7만 명이 찾을 것으로 예상돼 역대 최대 규모를 기록할 전망이다. 도쿄일렉트론코리아는 전시장 D홀에 위치한 부스에서 'Lead'를 테마로 한 새로운 디자인 컨셉으로, 업계 선도기업으로서 길을 개척하는 이미지를 구현한다. 역대 최대 규모로 세워진 이번 부스에서는 TEL 로고를 전면에 노출시켜 명확한 브랜드 메시지를 전달하는 한편, 조명과 특수소재를 활용해 고급스럽고 특색 있는 분위기를 연출한다. 또한 각 반도체 공정에 따른 다양한 장비나 기술에 대해서도 소개하는 한편, 채용과 고객 상담이 이루어지는 공간도 별도로 확보했다. 특히 이번 세미콘 코리아 컨퍼런스에는 TEL의 글로벌 관계사에서 모인 총 6명의 연사들이 미래 반도체에 대한 기대, 플라즈마 진단, 웨이퍼 본딩, 기술 혁신과 여성 엔지니어 등 다양한 주제로 발표할 예정이어서 관심을 끈다. 또한 도쿄일렉트론코리아는 각국 글로벌 리더들이 반도체 업계의 지속가능성에 대해 논의하는 '지속가능성 포럼'에도 후원을 이어가면서 환경 이슈를 이끌고 있다. 관람객들을 대상으로 깜짝 이벤트도 열린다. TEL 부스에서 도쿄일렉트론코리아 공식 SNS에 계정 팔로우를 인증한 관람객은 이번 행사를 위해 특별 제작된 기념품을 받을 수 있다. 도쿄일렉트론코리아 관계자는 “이번 세미콘 코리아 2025를 통해 많은 사람들에게 브랜드를 홍보하고 기술에 대해 소개하게 되어 기쁘다”며 “첨단 기술력을 기반으로 고객을 위한 서비스를 강화함으로써 반도체 제조 장비 업계를 계속 선도해 가겠다”고 밝혔다.

2025.02.17 10:46장경윤

한화정밀기계, '한화세미텍' 사명 변경...한화家 3남 김동선 합류

한화정밀기계가 '한화세미텍(Hanwha Semitech)'으로 사명을 변경하고 새 출발한다. 새 이름 그대로 명실상부 반도체 장비 전문회사로 거듭난다는 방침이다. 또한 한화 김승연 한화그룹 회장의 3남인 김동선 부사장이 미래비전 총괄로 합류해 회사를 이끌게 됐다. 한화정밀기계는 미래 비전 달성과 글로벌 경쟁력 강화를 위해 사명을 한화세미텍으로 개명한다고 10일 밝혔다. 한화세미텍은 반도체(Semiconductor)와 기술(Technology)을 한화와 결합한 합성어다. 첨단기술을 앞세워 글로벌 시장을 선도하는 '종합 반도체 제조 솔루션 기업'이 되겠다는 의지를 담았다. 한화세미텍은 40년 가까이 표면실장기술(SMT) 장비, 반도체 후공정 장비, 공작기계 등을 통해 다양한 첨단기술을 꾸준히 선보인 제조 솔루션 전문 기업이다. 이어 지난해 반도체 전공정 사업을 인수하며 '반도체 제조 솔루션' 전반으로 사업 영역을 확대했다. 한화세미텍은 지속적인 연구개발(R&D) 투자를 통해 고객에게 차별화된 솔루션을 제공한다는 계획이다. 특히 고대역폭메모리(HBM) 제조에 필수인 후공정 장비 TC본더와 차세대 반도체 패키징 기술인 하이브리드 본더 개발에 박차를 가하고 있다. 새 간판과 함께 한화가 3남인 김동선 부사장이 미래비전총괄로 합류했다. 차세대 기술 시장 개척에 공을 들이고 있는 김 부사장은 한화비전, 한화로보틱스 등에서 신사업 발굴에 주력해왔다. 김 부사장의 합류로 HBM TC본더 등 최첨단 장비 중심의 시장 확대에 속도가 붙을 것으로 전망된다. '무보수 경영' 방침을 밝힌 김 부사장은 신기술 투자에는 비용을 아끼지 않겠다는 방침이다. 김 부사장은 “앞으로 우리가 나아갈 할 방향성과 의지를 새 이름에 담았다”면서 “끊임없는 R&D 투자를 통해 이뤄낸 혁신 기술을 바탕으로 반도체 제조 시장의 판도를 바꿔놓을 것”이라고 말했다.

2025.02.10 08:41장경윤

팹 투자 앞당긴 日 키오시아, 삼성·SK와 첨단 낸드 전면전 선언

일본 키오시아가 첨단 낸드 생산능력 확대에 속도를 낸다. 당초 올 상반기 진행하기로 했던 설비투자 계획을 앞당겨, 지난해 말부터 장비 발주를 시작한 것으로 파악됐다. 또한 키오시아는 올 하반기 차세대 낸드에 대한 투자 계획도 수립했다. 삼성전자, SK하이닉스 등 주요 경쟁사를 빠르게 추격하기 위한 전략으로, 국내 낸드 업계와의 기술력 경쟁이 심화될 것으로 전망된다. 13일 업계에 따르면 키오시아는 지난해 말부터 낸드 생산능력 확장을 위한 설비투자를 진행하고 있다. 키오시아는 일본 주요 낸드 기업으로, 지난해 2분기 기준 전 세계 낸드 시장 점유율 3위를 차지하고 있다. 생산거점은 일본 미에현 욧카이치와 이와테현 기타카미 등에 위치해 있다. 키오시아는 지난해 12월 도쿄증권거래소 프라임시장에 상장하면서 1천200억엔(한화 약 1조1천억원)을 조달했다. 회사는 이 자금을 차세대 낸드 개발 및 생산능력 확대에 활용하겠다고 밝힌 바 있다. 일본 정부 역시 키오시아에 2천430억엔의 보조금을 지원하기로 했다. 실제로 키오시아는 최신급인 8세대 낸드를 중심으로 설비투자를 적극 진행 중이다. 당초 키오시아는 욧카이치 'Y7' 팹의 마지막 유휴공간을 채우기 위한 설비투자를 올해 1월 시작하기로 했다. 그러나 지난해 4분기에 이미 관련 협력사에 발주를 시작한 것으로 파악됐다. 투자 규모는 월 1만5천장 수준이다. 기타카미 'K2' 팹에 대한 투자도 당초 올 1분기 진행할 예정이었으나, 지난해 말 설비발주가 일부 시작됐다. 올 연말까지 총 2만5천장의 생산능력을 확보하기 위한 투자가 꾸준히 진행될 것으로 전망된다. 올 하반기부터 10세대 낸드에 대한 투자도 진행될 전망이다. 10세대(400단대 추정)는 현재 상용화된 가장 최신 세대의 낸드인 9세대를 뛰어넘는 제품이다. 삼성전자·SK하이닉스 등 국내 기업도 이르면 올 하반기 10세대 낸드 양산을 시작할 것으로 관측된다. 반도체 업계 관계자는 "키오시아가 상장 전 공유한 투자 계획 상으로는 올 하반기부터 2026년까지 월 5만장 규모의 10세대 낸드 투자가 진행될 예정"이라며 "차세대 낸드 기술력에 대해 상당한 자신감이 있는 것으로 보인다"고 설명했다. 키오시아의 계획이 순항할 경우, 삼성전자·SK하이닉스 등 국내 기업들과의 경쟁 심화가 불가피할 것으로 전망된다. 키오시아는 낸드 제품에 자체 개발한 'BiCS' 기술을 적용하고 있다. BiCS는 셀을 수직(3D)으로 적층하는 기술로, 200단 이상의 제품부터는 주변 회로와 셀을 각각의 웨이퍼에서 제조한 뒤 직접 붙이는 하이브리드 본딩을 채용하고 있다. 삼성전자, SK하이닉스도 400단 이상 적층하는 낸드부터 하이브리드 본딩을 적용하기로 하는 등 차세대 기술 개발을 서두르고 있다. 다만 실제 양산 투자에 대한 계획은 아직 명확하게 나오지 않았다. AI 데이터센터를 제외한 낸드 시장이 부진하고, 차세대 제품의 시장성이 뚜렷하지 않기 때문인 것으로 관측된다. 또 다른 관계자는 "현재 국내 메모리 업계는 차세대 낸드에 대한 신규 투자보다는 효율성을 극대화한 전환 투자에만 집중하고 있다"며 "낸드의 세대를 높이기보다 QLC(쿼드레벨셀) 등 AI 산업을 위한 고용량 제품 개발에 더 무게를 두고 있다"고 밝혔다.

2025.01.13 11:12장경윤

아이에스티이, HBM 이어 PECVD 시장 진출…"SK하이닉스 등 공급"

"아이에스티이는 차별화된 기술력을 토대로 HBM용 풉 클리너를 국내 최초로 상용화하는 등 성과를 거두고 있다. 신규 장비인 PECVD 장비도 내년 SK하이닉스 메모리 공정에 공급할 예정이다. 현재 품질 테스트에서 유일하게 고객사의 요구치를 달성했다." 조창현 아이에스티이 대표는 5일 서울 여의도에서 기업공개(IPO) 기자간담회를 열고 코스닥 상장 후 성장 전략에 대해 이같이 밝혔다. 2013년에 설립된 아이에스티이는 반도체 풉(FOUP) 클리너(세정장비) 개발에 성공, 삼성전자와 SK하이닉스, SK실트론 등 주요 고객사에 제품을 공급하고 있다. 특히 SK하이닉스에는 단독 공급 체제를 이루고 있다. 풉은 반도체 핵심 소재인 웨이퍼를 담는 용기다. 풉 내에 오염물질이 존재하는 경우 반도체 수율에 악영향을 미칠 수 있어, 청결도를 유지해야 한다. 기존 풉 세정 장비는 커버와 바디를 한번에 세정하고 건조시키는 방식을 채용해 왔다. 반면 아이에스티이는 분리 세정이 가능한 장비를 자체 개발해, 세정력과 건조 효율성, 생산 효율성을 모두 높였다. 또한 아이에스티이는 첨단 패키징 시장에서도 성과를 거두고 있다. 올해에는 국내 최초로 HBM(고대역폭메모리)용 400mm 풉 클리너 장비 개발에 성공했다. 해당 장비는 SK하이닉스에 공급 완료했으며, 삼성전자와도 공급을 논의 중이다. PLP(패널레벨패키징)용 600mm 풉 클리너는 세계 최초로 개발 완료했다. 해당 장비는 삼성전기, 네패스 등에 공급을 완료했다. 조창현 대표는 "성능과 가격 경쟁력을 기반으로 글로벌 풉 세정장비 시장 점유율을 2022년 14%에서 2030년 40%로 끌어올리는 것이 목표"라며 "이를 위해 해외 주요 반도체 기업 및 연구기관을 고객사로 적극 확보하고 있다"고 설명했다. 이외에도 아이에스티이는 차세대 반도체 공정용 장비인 PECVD(플라즈마화학기상증착) 장비 연구개발을 통해 신규 사업을 추진하고 있다. 증착이란 웨이퍼 표면에 얇은 막을 씌워 전기적 특성을 갖도록 만드는 공정이다. 아이에스티이는 지난 2021년 절연막의 일종인 'SiCN' PECVD 장비를 국내 최초로 국산화해, SK하이닉스와의 퀄(품질) 테스트를 진행했다. 테스트 통과 후 현재는 본격적인 양산 검증을 거치고 있어, 내년 공급이 기대된다. 조창현 대표는 "SK하이닉스의 D램용 SiCN PECVD 장비 국산화를 위해 당사를 포함해 3개 업체가 경쟁했으나, 최종적으로는 아이에스티이만이 요구 성능을 충족해 공급사로 단독 선정됐다"며 "향후 HBM의 적층 수가 늘어나고, 하이브리드 본딩과 같은 신기술이 도입되면 패키징에서도 SiCN PECVD 수요가 증가하기 때문에 매우 유망한 사업 분야"라고 강조했다. 한편 아이에스티이는 상장을 통해 확보한 공모자금을 생산능력 확장을 위한 신규 공장 부지 취득과 PECVD장비 개발 및 사업화를 위한 운영 자금, 채무 상환 등에 활용할 예정이다. 아이에스티이의 총 공모 주식수는 160만주로, 1주당 공모 희망가액은 9천700원~1만1천400원, 총 공모금액은 155억원~182억원이다. 12월 2일부터 12월 6일까지 기관 수요예측을 진행해 공모가를 확정한 뒤, 12월 10일과 11일 이틀 동안 일반 투자자들을 대상으로 청약을 진행해 12월 20일 코스닥 시장에 입성할 예정이다. 주관사는 KB증권이다.

2024.12.05 14:36장경윤

한화정밀기계, 차세대 'FO-PLP' 본더 상용화…해외 고객사와 공급 논의

한화정밀기계가 국내 복수의 기업·기관과 협력해 차세대 FO-PLP(팬아웃-패널레벨패키징) 장비를 개발해냈다. FO-PLP는 전 세계 주요 반도체 기업들로부터 수요가 증가하고 있는 첨단 패키징 기술이다. 현재 한화정밀기계는 해당 장비를 해외의 잠재 고객사에 공급하기 위한 절차를 거치고 있는 것으로 알려졌다. 26일 '차세대 반도체 FO-PLP 기술 실용화' 성과보고회가 서울 양재 엘타워에서는 열렸다. FO-PLP는 데이터 전송 통로인 입출력(I/O) 단자를 칩 밖으로 빼내, 반도체의 성능 및 집적도를 높이는 첨단 패키징 기술이다. 동시에 기존 웨이퍼(직경 300mm) 보다 면적이 넓은 사각형 패널을 사용해 생산 효율성이 뛰어나다. 이에 과학기술정보통신부 산하 한국기계연구원의 자율제조연구소 반도체장비연구센터 연구팀과 한화정밀기계, 크레셈, 엠티아이는 600㎜ 대면적의 패널 위에서 고집적 다차원을 실현할 수 있는 FO-PLP 본딩 및 검사장비와 공정·소재기술 등 핵심 원천기술 및 특허 14건과 실용화 기술을 개발했다. 연구진은 원형이 아닌 사각형의 600mm x 600mm 대면적 패널을 사용해 생산성을 극대화했다. 기존 FO-WLP(웨이퍼레벨패키지) 대비 생산성이 6.5배 향상된 것으로 알려졌다. 나아가 선폭을 세계 최고 수준인 7마이크로미터(㎛) 이하로 미세화해, 향후 고성능 하이엔드 패키지에도 적용이 가능할 것으로 기대된다. 또한 높은 정밀도, 시간당 1만5천개 수준의 칩 생산이 가능한 높은 생산성의 본딩 장비(한화정밀기계)와 저잔사 고내열성 소재(엠티아이), 1~2㎛급 분해능을 갖는 고속 대면적 검사장비(크레셈)를 통합적으로 개발해 적용했다. FO-PLP는 패널 위에 칩을 재분배하는 과정에서 접착제의 단차, 재배열 오차 등으로 틀어짐이 발생할 수 있다. 이에 연구진은 칩 틀어짐 ±5㎛ 수준의 정밀도를 달성했다. 이는 기존 대비 정밀도가 30% 이상 개선된 수준이다. 고속 칩 틀어짐 검사 및 보정 기술을 통해 고도의 정밀도를 확보함으로써 생산성을 해외 선진사 대비 30% 이상 높였다. 해당 FO-PLP 본딩 장비는 국내외 주요 파운드리 및 OSAT(외주반도체패키징테스트) 기업향으로 상용화를 계획하고 있다. 특히 잠재 고객사인 해외 OSAT 기업의 경우 조건부 PO(구매주문)을 논의 중인 것으로 알려졌다. 조건부 PO는 고객사가 데모 장비를 들여 운영해보고, 양산성이 검증되면 정식 구매하는 계약을 뜻한다. 박영민 한화정밀기계 상무는 "차별화된 가격과 성능 경쟁력을 기반으로 공격적인 마케팅을 추진하도록 할 것"이라며 "칩 재배열 본딩 소재도 195도 고내열성 제품 개발을 완료해 사업화를 추진하고 있다"고 설명했다.

2024.11.26 16:02장경윤

SK하이닉스 "16단 HBM3E, 검증 단계서 12단과 '동등 수율' 확보"

SK하이닉스가 이달 공개한 16단 HBM3E(5세대 고대역폭메모리)의 신뢰성 확보를 자신했다. 회사의 테스트 결과, 검증 단계에서의 16단 HBM3E 패키지 수율은 양산 단계에서의 12단 HBM3E과 사실상 동등한 수준인 것으로 확인됐다. 16단 HBM3E가 실제 양산되는 경우 수율이 하락할 수는 있으나, 개발 초기부터 제품의 신뢰성을 크게 확보했다는 점에서 의의가 있다. SK하이닉스는 여기에 그치지 않고, 16단 HBM3E 구현의 핵심인 '어드밴스드 MR-MUF(매스 리플로우-몰디드 언더필)' 기술을 고도화할 계획이다. HBM4와 HBM4E, HBM5 등 차세대 제품의 16단 적층에도 어드밴스드 MR-MUF를 적용하는 것은 물론, 20단 적층에서도 적용 가능성을 보기 위한 기술 개발도 지속한다. 5일 권종오 SK하이닉스 PL은 5일 오후 서울 코엑스에서 열린 'SK AI 서밋 2024' 행사에서 16단 HBM 적층을 위한 본딩 기술을 소개했다. HBM은 여러 개의 D램을 수직으로 적층한 뒤, TSV(실리콘관통전극)을 통해 연결한 차세대 메모리다. D램을 더 높이 쌓을수록 더 높은 용량과 성능 구현에 용이하다. 때문에 업계에서는 HBM의 세대 진화와 더불어 D램을 8단, 12단, 16단 등으로 더 높이 쌓는 방안을 강구해 왔다. 특히 SK하이닉스는 이달 업계 최초의 16단 HBM3E(5세대 HBM)을 공개해 내년 초 샘플을 공급하겠다는 계획을 발표했다. 현재 상용화된 HBM의 최고 단수는 12단이다. SK하이닉스의 16단 HBM3E 개발의 핵심은 패키징이다. SK하이닉스는 이번 16단 HBM3E에 12단 HBM3E와 같은 어드밴스드 MR-MUF 기술을 적용했다. MR-MUF는 HBM 전체에 열을 가해 납땜을 진행하고, 칩 사이에 액체 형태의 보호재를 넣어 공백을 채우는 공정이다. 해당 기술은 고적층으로 갈수록 칩이 휘어지는 워피지 현상이 발생할 수 있어, 12단 적층부터는 신뢰성 확보가 어렵다. 이에 SK하이닉스는 일차적으로 열을 가해 D램을 임시로 붙인 뒤, MR-MUF를 진행하는 어드밴스드 MR-MUF 기술을 고안해냈다. 권 PL은 "HBM3E를 12단에서 16단으로 쌓으면서 D램 사이의 공간(갭-하이트)이 기존 대비 절반 수준으로 줄어드는 등의 난점이 있었다"며 "그러나 기술 개발을 통해 좁아진 갭-하이트를 비롯한 주요 문제의 신뢰성을 통과하는 등의 결과를 얻었다"고 설명했다. 나아가 SK하이닉스는 어드밴스드 MR-MUF 기술을 지속 고도화해 차세대 HBM에도 적용할 계획이다. 권 PL은 "HBM4와 4E, HBM5에서도 16단 제품은 어드밴스드 MR-MUF를 계속 활용해야 한다고 보고 있다"며 "경쟁사가 HBM4E에서는 하이브리드 본딩을 적용할 것으로 전망되는데, 당사는 16단이나 20단에서 두 본딩 기술의 이점을 비교하고 적용 계획을 수립할 것"이라고 밝혔다.

2024.11.05 14:50장경윤

SK하이닉스 HBM 개발 주역 "반도체 패키징, 이젠 덧셈 아닌 곱셈 법칙"

"이전 패키징 기술은 덧셈의 개념이었다. 때문에 패키징을 못해도 앞단의 공정과 디자인에 큰 문제를 주지는 않았다. 그러나 이제는 패키징이 곱셈의 법칙이 됐다. 공정과 디자인을 아무리 잘해도, 패키징을 잘 못하면 사업의 기회조차 얻을 수 없게 됐다." 이강욱 SK하이닉스 부사장은 24일 서울 코엑스에서 열린 '반도체 대전(SEDEX 2024)' 기조연설에서 이같이 밝혔다. 이 부사장은 SK하이닉스에서 패키징 개발을 담당하고 있다. SK하이닉스의 HBM 성공 신화를 이끈 주역 중 한 명으로, '전기전자공학자협회(IEEE) 전자패키징학회(EPS) 어워드 2024'에서 한국인 최초로 '전자제조기술상'을 수상하기도 했다. ■ 패키징, 이제는 '곱셈의 법칙' 적용 이날 'AI 시대의 반도체 패키징의 역할'을 주제로 발표를 진행한 이 부사장은 첨단 패키징 기술이 반도체 산업에서 차지하는 위치가 완전히 변화됐음을 강조했다. 이 부사장은 "이전 패키징은 '덧셈'과도 같아 기술이 미흡해도 공정, 디자인 등에 큰 영향을 주지 않았다"며 "이제는 아무리 반도체 공정과 디자인을 잘해도, 패키징이 받쳐주지 않으면 사업의 진출 기회가 아예 없는(결과값이 0인) '곱셈의 법칙'이 적용된다고 생각한다"고 밝혔다. 특히 패키징 산업은 HBM 시장의 급격한 성장세에 따라 더 많은 주목을 받고 있다. HBM은 여러 개의 D램을 수직으로 적층한 뒤 TSV(실리콘관통전극)로 연결한 차세대 메모리다. 데이터의 전송 통로 역할인 대역폭이 일반 D램 대비 수십배 넓어, 방대한 양의 데이터 처리에 적합하다. 이 HBM를 GPU 등 고성능 시스템과 2.5D SiP(시스템 인 패키지)로 연결하면, 엔비디아가 공개한 '블랙웰' 시리즈와 같은 AI 가속기가 된다. 2.5D 패키징은 넓은 기판 모양의 실리콘 인터포저 위에 반도체 다이(Die)를 수평 배치하는 기술이다. 기판만을 활용하는 기존 2D 패키징에 비해 회로를 더 밀도있게 연결할 수 있다. ■ 패키징 주도하는 TSMC…다양한 차세대 기술 준비 중 현재 2.5D 패키징을 선도하고 있는 기업은 대만 TSMC다. TSMC는 자체 2.5D 패키징 기술인 'CoWoS(칩 온 웨이퍼 온 서브스트레이트)'를 통해 SK하이닉스와 엔비디아 GPU를 접합하고 있다. 특히 SK하이닉스가 최근 상용화한 HBM3E(5세대 HBM)의 경우, TSMC는 이전 CoWoS-S에서 한발 더 나아간 CoWoS-L를 적용했다. CoWoS-L은 로컬실리콘인터커넥트(LSI)라는 소형 인터포저를 활용해 비용 효율성을 높이는 기술이다. 이 부사장은 "나아가 TSMC는 광학 소자를 활용하는 'CPO 패키징'이나 GPU와 메모리를 수직으로 직접 연결하는 '3D SiP', 웨이퍼에 직접 칩을 연결하는 '시스템 온 웨이퍼' 등을 향후의 패키징 로드맵으로 제시하고 준비하고 있다"고 밝혔다. ■ 하이브리드 본딩 열심히 개발…설비투자는 '아직' 한편 SK하이닉스는 내년 하반기 양산할 계획인 HBM4(6세대 HBM)에 기존 본딩 기술과 하이브리드 본딩을 적용하는 방안을 모두 고려하고 있다. 두 기술을 동시에 고도화해, 고객사의 요구에 맞춰 적절한 솔루션을 제공하겠다는 전략이다. 하이브리드 본딩이란 칩과 웨이퍼의 구리 배선을 직접 붙이는 차세대 패키징 공법이다. 기존 본딩은 작은 돌기 형태의 범프(Bump)를 통해 칩을 붙인다. 하이브리드 본딩은 이 범프를 사용하지 않아 전체 칩 두께를 줄이는 데 유리하다. 다만 SK하이닉스가 하이브리드 본딩 분야에 당장 투자를 진행할 가능성은 낮은 것으로 관측된다. 내년 설비투자 규모를 올해(10조원 중후반대) 대비 늘리기는 하나, 인프라 및 연구개발(R&D), 후공정 분야에 고루 할당하기 때문이다. 이 부사장은 하이브리드 본딩용 설비 투자 계획과 관련한 기자의 질문에 "아직은 개발 단계"라며 "여러 가지를 검토하고 있다"고 답변했다.

2024.10.24 17:19장경윤

한미반도체, 3Q 창사 최대 '분기 실적' 달성…HBM용 TC본더 공급 영향

한미반도체는 3분기 매출 2천85억원, 영업이익 993억원으로 창사 최대 분기 실적을 달성했다고 17일 밝혔다. 올해 누적 매출은 4천93억원, 누적 영업이익은 1천834억원이다. 한미반도체는 올해 3분기부터 시작된 인공지능 반도체의 핵심인 HBM용 TC 본더의 본격 납품과 2025년 말 완공 목표로 추진 중인 HBM TC 본더 전용 신규 공장 증설로 향후 지속적인 매출 성장이 전망된다. 곽동신 한미반도체 대표이사 부회장은 "현재 한미반도체는 HBM용 TC 본더 세계 시장 점유율 1위"라며 "이러한 배경에는 1980년 설립 이후 45년 축적된 업력과 노하우를 바탕으로, 한미 인천 본사에서는 SK하이닉스 전담 A/S을 창설했고 한미차이나와 한미타이완에서는 마이크론테크놀러지 대만 공장 전담 A/S팀을 창설해 고객만족을 위한 끊임없는 노력이 더해졌기에 가능하다"고 밝혔다. 그는 이어 "영국에 '못 하나가 없어서' 라는 속담이 있다. 못 하나가 없어서 말 발굽을 사용하지 못하고 이로 인해 결국 전쟁에서 진다는 이야기"라며 "인공지능 반도체의 핵심인 HBM 생산에서 TC 본더가 아주 중요한 핵심 공정 장비라고 생각한다"고 말했다. 회사의 경쟁력에 대해서는 "한미반도체와 경쟁하고 있는 ASMPT는 중국 선전, 청두 공장에서 장비를 생산하고 있어, 조립 품질과 장비의 성능면에서 메이드인 코리아인 한미반도체에는 확연히 뒤쳐지고 있다"고 설명했다. 미국 빅테크(M7) 기업의 AI 전용칩(HBM) 개발 수요가 지속적으로 증가할 것으로 보고 있기에, AI 반도체 시장의 주요 고객으로 부상할 미국 현지 고객 밀착 서비스를 위해 미국 법인 설립과 미국 현지 고객사에 A/S 제공이 가능한 에이전트를 선별 중에 있다고 밝혔다. 한미반도체는 지난달 주주가치 제고와 인공지능 반도체 시장에 대한 미래 가치 자신감을 바탕으로 400억원 규모의 자사주 취득 신탁계약을 체결하며 최근 3년동안 총 2천400억 원 규모의 자사주 취득 신탁 계약을 체결했다. 대표이사 곽동신 부회장 역시 2023년부터 현재까지 개인적으로 353억 원 규모의 자사주를 매수했다. 한편 한미반도체는 올해 상반기부터 글로벌 반도체 제조사의 요청으로 6세대 HBM4 생산용 마일드 하이브리드 본더를 개발하고 있다.

2024.10.17 10:01장경윤

한미반도체, 세미콘 타이완서 '7세대 마이크로 쏘' 장비 첫 공개

한미반도체는 오늘(4일)부터 대만 타이페이에서 열리는 '2024 세미콘 타이완'에서 '7세대 뉴 마이크로 쏘 & 비전 플레이스먼트 6.0 그리핀'을 처음으로 선보인다고 4일 밝혔다. 7년여의 연구 끝에 개발된 7세대 뉴 마이크로 쏘 & 비전 플레이스먼트는 인공지능 반도체 HBM용 TC 본더와 함께 한미반도체를 대표하는 핵심 장비다. 1998년 출시한 1세대 모델부터 현재까지 세계 유수의 반도체 회사에 납품되며 많은 신뢰를 받고 있고, 2004년부터 작년까지 20년 연속 세계 시장점유율 1위를 자랑하는 월드 베스트 제품으로 알려져 있다. 한미반도체 관계자는 “총 270건의 특허가 적용된 첨단기술의 집약체인 7세대 뉴 마이크로 쏘 & 비전 플레이스먼트는 이전 모델에 비해 생산성과 정밀도 향상은 물론이고, 사용자 편의와 장비 무인 자동화 기술 '블레이드 체인지 마스터'와 '오토 키트 체인지', 그리고 '완전 자율 장비 셋업'이 새롭게 추가됐다"며 "장비 운용에 따른 관리 비용과 부담을 획기적으로 절감했다”고 강조했다. 한미반도체는 고객사로부터 수주 받은 HBM용 TC 본더가 이번 3분기부터 본격적인 납품이 시작돼 2024년 매출 목표인 6천500억원을 전망하고 있다. 또한 지난 7월 말 확보한 연면적 1만평의 공장 설립 부지에 2025년 말 신규 공장증설이 완공되면 2026년 매출 목표인 2조원 달성은 한층 가능성이 높아질 것으로 내다보고 있다.

2024.09.04 14:37장경윤

"HBM용 하이브리드 본딩은 아직 미완성"…기술적 난제는

"차세대 HBM에 하이브리드 본딩을 적용하면 여러 이점이 있으나, 이 기술은 아직 완성되지 않아 시간이 더 필요하다. 현재로선 CMP와 파티클이라는 두 가지 문제가 가장 큰 허들로 작용하고 있다." 문기일 SK하이닉스 부사장은 지난 26일 한양대학교 'SSA(Smart Semiconductor Academy)'에서 HBM용 하이브리드 본딩 기술에 대해 이같이 말했다. 이날 '어드밴드스 패키징 기술과 미래 전망'을 주제로 발표를 진행한 문 부사장은 "AI 산업 발전에 따라 메모리 패키징 기술도 제품의 성능과 용량을 극대화하는 방식으로 발전해 왔다"며 "HBM도 현재 범프를 쓰고 있으나 결국 하이브리드 본딩으로 나아가기는 할 것"이라고 설명했다. HBM은 여러 개의 D램을 수직으로 적층한 뒤, TSV(실리콘관통전극)으로 연결한 차세대 메모리다. 각각의 D램은 수십 마이크로미터(㎛) 수준의 작은 마이크로 범프를 통해 전기적으로 연결된다. 이 때 층마다 형성되는 범프의 수는 20만개에 달한다. 다만 기존 본딩 기술은 HBM 분야에서 점차 한계에 직면하고 있다. HBM의 D램 적층 수가 8단, 12단, 16단 순으로 점차 많아지는 반면, HBM 패키지의 두께는 크게 늘어나고 있지 않기 때문이다. 내년 양산될 HBM4의 두께가 775마이크로미터로 이전 세대(720마이크로미터) 대비 늘어날 예정이기는 하나, 임시 방편의 성격이 강하다. 때문에 업계는 칩과 웨이퍼의 구리 배선을 직접 붙이는 하이브리드 본딩을 대안 기술로 개발해 왔다. 해당 기술은 범프를 쓰지 않기 때문에, HBM의 패키지 두께를 크게 줄일 수 있다는 이점이 있다. TSV의 간격을 줄일 수 있어 칩 사이즈 축소에도 유리하다. 당초 업계는 HBM4에 하이브리드 본딩 기술이 적용될 것이라고 예상해 왔다. 그러나 HBM4 패키지 두께 완화, 하이브리드 본딩 기술의 미성숙 등으로 여전히 기존 본딩 기술이 채택될 가능성이 높은 상황이다. 문 부사장은 "칩과 칩을 직접 붙이기 위해서는 표면이 굉장히 평평해야 하기 때문에 CMP(화학·기계적 연마) 공정을 거친다"며 "일반 제조 환경에서 요구하는 CMP의 평탄함 정도가 수십 나노미터(nm)인 데 반해, 하이브리드 본딩에서는 수 나노의 미세한 수준을 요구한다"고 설명했다. 그는 이어 "표면이 무작정 평탄해서도 안되고, 어떤 경우에는 디싱(오목하게 들어간 부분)을 고의적으로 수 나노 수준으로 형성하기도 한다"며 "웨이퍼 공정 이후의 패키징 공정에서 발생하는 파티클(미세오염)도 큰 문제"라고 덧붙였다. 패키징은 웨이퍼 상의 칩을 개별 다이(Die)로 분리하는 다이싱(Dicing) 공정을 거친다. 이 때 표면이 갈려나가면서 작은 파티클이 형성되는데, 이는 반도체 수율을 떨어뜨리는 악영향을 미친다. 문 부사장은 "기계적인 다이싱 공정에서는 기존 패키징 단에서는 상상도 할 수 없는 파티클이 발생하게 된다"며 "미세한 파티클을 계측하고, 이를 제거할 수 있는 기술이 필요해 공정적으로 수율 확보가 어려운 상황"이라고 밝혔다.

2024.08.27 09:00장경윤

Prev 1 2 Next