• ZDNet USA
  • ZDNet China
  • ZDNet Japan
  • English
  • 지디넷 웨비나
뉴스
  • 최신뉴스
  • 방송/통신
  • 컴퓨팅
  • 홈&모바일
  • 인터넷
  • 반도체/디스플레이
  • 카테크
  • 헬스케어
  • 게임
  • 중기&스타트업
  • 유통
  • 금융
  • 과학
  • 디지털경제
  • 취업/HR/교육
  • 생활/문화
  • 인사•부음
  • 글로벌뉴스
  • AI의 눈
ZDPick
국감2026
인공지능
IT'sight
칼럼•연재
포토•영상

ZDNet 검색 페이지

'반도체 설계'통합검색 결과 입니다. (36건)

  • 태그
    • 제목
    • 제목 + 내용
    • 작성자
    • 태그
  • 기간
    • 3개월
    • 1년
    • 1년 이전

화웨이, 美 반도체 제재 맞서 기지국 설계 바꾼다

화웨이가 미국의 첨단 반도체 수출 규제에 대응하기 위해 개발한 독자적인 설계기술을 이동통신 기지국에 적용했다. 반도체 미세공정에 의존하지 않고 회로 구조를 개선해 성능과 전력 효율을 높이는 방식이다. 홍콩 사우스차이나모닝포스트(SCMP)에 따르면 화웨이가 자체 개발한 '타우 스케일링 법칙(Tau Scaling Law)'을 차세대 무선 기지국에 적용하기 시작했다. 화웨이는 이 기술을 적용한 기저대역 장비 'UBBPi'가 기존 제품보다 평균 이용자 체감 성능을 1.3배 높이고 전력 소비는 약 40% 줄였다고 밝혔다. 미국의 반도체 수출 규제로 화웨이가 독자적인 설계 기술 개발에 나섰다는 점이 눈길을 끈다. 첨단 반도체 제조장비 확보가 어려워지면서 기존 제조공정에서도 성능을 높일 수 있는 기술 확보에 집중하고 있다. 타우 스케일링 법칙은 트랜지스터 크기를 줄이는 기존 반도체 발전 방식과 달리 회로 내부에서 신호가 전달되는 시간을 단축하는 데 초점을 맞춘 설계 원리다. 핵심 기술인 '로직 폴딩(LogicFolding)'은 회로 배치를 최적화해 신호 전달 경로를 줄이는 방식이다. 첨단 노광장비에 대한 의존도를 낮추면서 반도체 성능과 전력 효율을 개선하는 것이 목표다. 화웨이는 지난 5월 이 기술을 처음 공개했다. 당시 첨단 반도체 제조공정에 의존하지 않고 2031년까지 1.4나노미터 공정에 상응하는 트랜지스터 집적도를 구현하겠다는 목표도 제시했다. 이후 스마트폰용 반도체로 적용 범위를 넓혔다. 화웨이는 지난 9월 공개한 기린 9050 프로에 로직 폴딩 기술을 적용했으며, 해당 칩을 탑재한 폴더블 스마트폰 메이트 XT 2의 종합 성능이 이전 제품보다 42% 향상됐다고 설명했다. 기지국에 적용된 UBBPi는 무선 신호 처리와 데이터 전송을 담당하는 기저대역 장비다. 화웨이는 타우 스케일링 법칙의 시간 압축 개념을 적용해 통신 품질과 전력 효율을 동시에 개선했다고 강조했다. 기지국은 다수 이용자의 무선 신호를 지속적으로 처리해야 하는 만큼 처리 성능뿐 아니라 전력 소비도 중요한 경쟁 요소다. 다만 화웨이가 제시한 성능 개선 수치는 자체 발표에 따른 것으로, 독립적인 검증 결과는 공개되지 않았다. 화웨이는 향후 AI 반도체에도 해당 설계기술을 확대 적용할 계획이다. 스마트폰과 통신장비, AI 반도체에 공통 설계 원리를 적용해 미국의 첨단 반도체 규제에 따른 기술적 제약을 줄이겠다는 전략이다.

2026.10.30 08:59박수형 기자

에이직랜드, 'K 커넥트 AI'서 산업부 장관표창…시스템반도체 생태계 기여

디자인 솔루션 기업 에이직랜드가 반도체 산업 생태계 발전과 기술 교류 활성화에 기여한 공로로 'K 커넥트 AI 2026' 내 반도체대전(SEDEX) 부문 산업통상자원부 장관표창을 받았다고 21일 밝혔다. K 커넥트 AI는 산업통상부가 주최하는 첨단산업 비즈니스 플랫폼으로 반도체대전(SEDEX), 한국전자전(KES) 등 5개 주요 산업 전시회를 인공지능(AI)을 중심으로 연계한 행사다. 올해 신설했다. 시상식은 21일 경기도 고양시 킨텍스에서 열렸다. 이번 수상은 에이직랜드가 지난 2019년부터 8년 연속 SEDEX에 참가하며 최신 반도체 설계 기술과 성과를 선보인 노력을 인정받은 결과다. 세계 최대 파운드리 TSMC의 국내 유일 VCA 파트너로, 국내 팹리스와 스타트업이 첨단 선단공정(N2 나노시트 등)과 CoWoS·SoIC 등 첨단 패키징 기술에 원활하게 접근하도록 가교 역할을 수행한 점이 높게 평가됐다. 에이직랜드는 지난주 열린 SEDEX 2026에서 자체 개발한 AI 반도체 설계·검증 통합 플랫폼(AxHub)를 비롯해 고성능 컴퓨팅(HPC) 영역 칩 설계 성과를 공개했다. 이종민 에이직랜드 대표는 "국내 반도체 산업과 함께 호흡하며 생태계 발전에 이바지해 온 노력을 인정받아 뜻깊다"며 "앞으로도 뛰어난 선단공정과 첨단 패키징 대응 역량을 바탕으로 국내 팹리스의 글로벌 경쟁력을 뒷받침하겠다"고 밝혔다.

2026.10.21 15:54전화평 기자

보스반도체, Arm 피지컬AI 생태계 합류…글로벌 ASIC 사업 속도

자동차 및 로보틱스 분야 피지컬 AI 반도체를 개발하는 팹리스(반도체 설계전문) 보스반도체가 Arm의 피지컬AI 글로벌 생태계(Total Design for Physical AI)에 합류했다고 29일 밝혔다. 보스반도체는 이번 합류를 계기로 피지컬 AI 분야의 기술 협력을 대폭 확대하고, Arm 생태계와의 시너지를 바탕으로 자체 반도체 제품 및 고객 맞춤형 주문형 반도체(ASIC) 사업의 글로벌 경쟁력을 동시에 강화할 방침이다. Arm의 피지컬AI 생태계는 AI 모델, 소프트웨어, 센서, 컴퓨팅 하드웨어, 디지털 트윈 등 전 분야를 아우르는 80개 이상의 글로벌 파트너를 연결해 피지컬 AI 솔루션의 개발과 상용화를 가속화하는 프로그램이다. 피지컬 AI는 AI가 실제 물리적 환경에서 주변을 인식하고 판단해 작동하는 기술로, 자동차를 넘어 로봇, 드론, 산업 자동화로 확대되는 추세다. 응용 분야마다 요구되는 연산 성능과 전력 효율, 기능 안전 요건이 달라 범용 반도체보다 각 시스템에 최적화된 SoC 및 ASIC의 역할이 핵심으로 떠오르고 있다. 보스반도체는 Arm 기반 CPU에 자체 개발한 AI 가속기와 칩렛 기술을 결합해 고객 맞춤형 반도체 솔루션을 제공한다는 전략이다. 고객의 시스템 요구사항에 맞춰 아키텍처 정의부터 RTL 설계, 검증, 양산 지원까지 통합 설계 역량을 공급한다. 앞서 CB 인사이츠(Insights)의 'AI 100' 피지컬 AI 분야 기업에 선정되며 기술력을 입증한 보스반도체는, 한국 본사를 비롯해 미국, 유럽, 중국, 일본에 현지 사업개발 조직을 구축해 글로벌 자동차 OEM 및 로보틱스 기업과의 프로젝트 논의를 본격화하고 있다. 채정석 보스반도체 전략마케팅실 부사장은 “Arm 생태계 참여를 계기로 파트너들과의 기술 협력을 강화하고, 자동차에서 축적한 AI SoC와 칩렛 설계 역량을 다양한 피지컬 AI 영역으로 확장해 글로벌 성과를 창출하겠다”고 말했다.

2026.09.29 14:17전화평 기자

팹리스 톱10, 2분기 매출 73% 급증…AMD, 퀄컴 제치고 첫 3위

2분기 전 세계 상위 10대 팹리스(반도체 설계전문) 기업 매출 합계가 전년 동기 대비 73% 급증했다. 인공지능(AI) 인프라 투자 광풍 영향이다. 서버용 중앙처리장치(CPU) 수요 폭증을 등에 업은 AMD가 모바일 침체에 발목 잡힌 퀄컴을 제치고 사상 처음으로 매출 3위에 올랐다. 12일 시장조사업체 트렌드포스에 따르면 2분기 글로벌 상위 10대 팹리스 기업 합산 매출은 1414억 5000만 달러(약 189조 7693억원)로 집계됐다. 전년 동기 대비 73% 급증했다. 그래픽처리장치(GPU)와 주문형 반도체(ASIC), 고속 인터커넥트 칩 수요가 전례 없는 호황을 견인했다. 엔비디아는 전년 동기 대비 99% 증가한 911억 6000만 달러 매출로 압도적 1위를 지켰다. 상위 10대 기업 전체 매출 중 엔비디아 비중은 64%였다. 빅테크와 소버린(자립형) AI를 비롯해 일반 기업(엔터프라이즈)의 AI 서버 도입이 이어졌다. 미디어텍·마벨과 손잡고 'NV링크 퓨전' 생태계를 넓히며 커스텀 칩 연계까지 주도한 결과다. 2위 브로드컴은 오픈AI 전용 ASIC과 구글 차세대 'TPU 8i' 양산 효과로 전년 대비 112% 폭증한 188억 9000만 달러 매출을 거뒀다. AMD는 매출 115억 3000만 달러를 기록하며 퀄컴을 밀어내고 3위를 차지했다. 에이전틱 AI 확산으로 복잡한 연산을 조율하는 고성능 서버 CPU 수요가 급증한 덕분이다. AMD 데이터센터 CPU 부문 매출은 5분기 연속 역대 최대치를 갈아치우며 x86 시장 지배력을 빠르게 흡수하고 있다. 퀄컴(85억 달러)은 스마트폰 시장 침체와 애플 신형 아이폰 내 모뎀 칩 점유율 하락이 겹쳐 4위로 밀려났다. 트렌드포스는 전장 사업이 23분기 연속 두 자릿수 성장을 이어갔으나 모바일 매출 공백을 메우지 못했다고 분석했다. 5위는 ASIC 사업을 시작한 대만 팹리스 미디어텍(48억 1000만 달러), 6위는 마벨(26억 3000만 달러)이 차지했다.

2026.09.12 08:00전화평 기자

세미파이브, 하이퍼엑셀 데이터센터용 AI 칩 양산…"삼성 4나노 첫 적용"

글로벌 인공지능(AI) 맞춤형 반도체(ASIC) 기업 세미파이브가 AI 반도체 스타트업 하이퍼엑셀의 데이터센터용 AI 추론 가속기 양산에 돌입했다. 세미파이브는 하이퍼엑셀의 거대언어모델(LLM) 추론 가속기 반도체를 삼성 파운드리 4nm(나노미터, 10억분의 1m) 최선단 공정을 적용해 대규모 양산한다고 8일 밝혔다. 삼성 4나노 공정을 적용한 세미파이브의 첫 대규모 양산 사례다. 향후 고객사 서비스 확장에 따른 추가 구매주문(PO)을 통해 공급 물량이 확대될 전망이다. 해당 반도체는 다이 크기가 500제곱밀리미터(㎟) 이상인 초대면적 '빅다이(Big Die)' 칩이다. 칩 면적이 클수록 발열과 전력 소모 제어, 수율 관리가 까다로워 고도의 설계·패키징 기술력이 요구된다. 세미파이브는 프론트엔드 설계와 검증부터 패키징, 테스트, 최종 양산 공급까지 전 과정을 일괄 수행하는 '완결형 턴키 솔루션'을 제공해 고난도 프로젝트를 상용화했다. 이번 양산 성공으로 세미파이브는 단발성 개발(NRE) 중심 구조를 넘어 안정적인 반복 매출을 일으키는 핵심 양산 파이프라인을 구축했다. 지난해 3분기 한화비전 보안 카메라용 AI 칩 '와이즈넷9', 올해 2분기 일본 고성능컴퓨팅(HPC)용 AI 반도체에 이어 3분기 데이터센터용 가속기까지 양산 궤도에 올렸다. 실적 성장세도 가파르다. 세미파이브의 올해 상반기 신규 양산 수주액은 423억원이다. 지난해 연간 전체 수주액 212억원의 2배다. 1분기 156억원에서 2분기 267억원으로 71% 급증했다. 2분기 수주액에서 해외 수주 비중은 45%였다. 조명현 세미파이브 대표는 "AI가 학습에서 추론 중심으로 전환되면서 데이터센터향 ASIC 가속기 수요가 급증하고 있다"며 "이번 양산으로 500㎟ 이상 대면적 칩을 턴키 역량으로 성공해 최선단 공정 경쟁력을 입증했다"고 자평했다. 이어 "상반기 가파른 성장세를 하반기에도 이어가겠다"고 말했다.

2026.09.08 14:24전화평 기자

지멘스 EDA, 'AI 네이티브' 기반 반도체 설계 속도·생산성 높인다

글로벌 전자설계자동화(EDA) 기업 지멘스 EDA가 반도체 설계 전 과정에 인공지능(AI)을 내재화하는 'AI 네이티브(AI-Native) 디자인' 전략을 본격화한다. 엔비디아와의 협력을 기반으로 AI 에이전트가 설계 과정에서 스스로 판단하고 결과를 검증·수정하는 워크플로우를 구축해 반도체 설계 속도와 생산성을 높인다는 구상이다. 지멘스 EDA 사업부는 11일 서울 잠실 롯데호텔에서 '지멘스 EDA 포럼 서울 2026'을 열고 차세대 EDA 기술 트렌드와 사업 전략을 발표했다. 기조연설에 나선 앵커 굽타 지멘스 EDA IC 제품 부문 수석 부사장은 반도체 산업의 주요 변화로 'AI 에브리웨어(AI Everywhere)'를 꼽았다. 굽타 부사장은 “2028년까지 생산되는 전체 칩의 70%에 AI 가속기가 탑재될 전망”이라며 “전례 없는 실리콘-투-시스템 복잡성과 빠르게 변화하는 AI 시장 속도를 기존 방법론으로는 따라잡기 어렵다”고 말했다. 지멘스 EDA는 이에 대한 해법으로 ▲속도 ▲생산성 ▲신뢰성을 핵심 축으로 하는 AI 네이티브 설계 전략을 제시했다. AI를 설계 보조 도구로 활용하는 수준을 넘어 설계 과정 자체에 AI를 내재화해 반복적인 작업과 검증 과정을 자동화한다는 것이다. 핵심은 엔비디아와의 협력이다. 양사는 반도체와 인쇄회로기판(PCB) 설계를 위한 '자가 검증형 에이전틱 AI' 워크플로우를 강화했다. 구체적으로는 지멘스의 '퓨즈(Fuse) EDA AI 에이전트' 시스템에 엔비디아의 가속 컴퓨팅 인프라와 네모트론(Nemotron) 추론 모델, 네모 짐(NeMo Gym), 오픈쉘(Openshell) 보안 런타임 등을 결합한다. AI 에이전트가 EDA 엔진과 연결돼 설계 과정에서 내린 판단을 검증하고 오류를 스스로 수정할 수 있도록 한 것이다. 실제 셀 특성화 워크플로우에 적용한 결과 기존 수 주가 걸리던 설정 및 실행 작업을 수일 수준으로 단축했다. 특성화 처리 속도는 10배 이상 향상됐으며 토큰 비용도 5~10배 절감됐다고 지멘스 EDA는 설명했다. 지멘스 EDA는 캘리버, 퀘스타, 솔리도 등 검증된 제품군을 기반으로 설계부터 검증까지 연결되는 통합 환경을 제공한다는 점도 강조했다. 물리적 검증 툴인 캘리버는 글로벌 상위 100대 칩 개발 기업 가운데 98곳이 사용하고 있다. AI 모델을 특정 업체에 종속시키지 않는 '오픈 에코시스템'도 전략의 한 축이다. 지멘스 EDA는 고객이 원하는 AI 모델을 직접 선택하는 'BYOM(Bring Your Own Model)' 방식을 지원하며 오픈AI, 구글, 앤트로픽 등 다양한 대형언어모델(LLM)과 연동할 수 있도록 했다. 고객의 툴 사용 데이터를 AI 모델 학습에 활용하지 않아 설계 데이터 보안도 강화했다. 굽타 부사장은 “지멘스 EDA는 개방적이고 연결된 생태계와 포괄적인 디지털 트윈 기술을 통해 칩에서 전체 시스템을 연결하는 통합 디지털 스레드를 제공한다”며 “한국 파트너들이 AI 인프라부터 차세대 혁신을 성공적으로 실현할 수 있도록 지속적으로 기술 기반을 제공할 것”이라고 말했다.

2026.08.11 16:24전화평 기자

가천대, 'AI반도체설계 전문대학원' 내년 개원

가천대학교가 인공지능(AI) 반도체 설계에 특화한 실무형 엔지니어를 양성할 전문대학원을 설립한다. 가천대는 국내 최초로 반도체 설계 실무 중심 'AI반도체설계 전문대학원'을 내년 3월 개원한다고 10일 밝혔다. 10월 19일부터 11월 2일까지 2027학년도 석사과정 첫 신입생을 모집한다. 정원은 30명 규모다. 최근 로봇, 자율주행, 사물인터넷(IoT) 가전, 스마트공장 등 실물 기반 AI, 이른바 '피지컬 AI'가 산업 전반으로 확산하면서 AI 기술 패러다임이 대규모 학습 중심에서 실제 서비스 구현을 위한 추론 중심으로 빠르게 전환되고 있다. 저전력·고효율 온디바이스 AI 반도체 설계인력 수요도 증가할 것으로 전망된다. 가천대는 산업 변화에 대응해 '시장·고객 맞춤형 시스템 설계역량' 강화를 목표로 한 대학원을 신설하고, AI 반도체 설계에 특화한 실무형 엔지니어 양성에 주력할 계획이다. 교육과정은 설계-검증-물리구현-테이프아웃까지 전 과정을 직접 수행하는 프로젝트 중심 방식으로 운영한다. 논문 대신 졸업 프로젝트 심사를 통해 학위를 수여한다. 또한 특허 출원(신청)을 의무화하는등 실질적인 연구 성과 창출을 유도할 계획이다. 총 6쿼터 학기제로 집중 학습이 가능하다. 한 쿼터당 2과목으로 구성해, 2년간 총 12과목을 이수하도록 했다. 교과목은 ▲컴퓨터 구조 설계 ▲AI 알고리즘 ▲AI 가속기 설계 등 AI 반도체 설계 핵심 분야로 구성된다. 산학 R&D 프로젝트 I·II 과목을 통해 기업과 공동 연구를 수행한다. 교육은 가천대 반도체대학과 AI관, 비전타워 등에서 진행한다. EDA 3대 툴 풀 패키지와 동시 설계가 가능한 HPC 인프라, 설계 전용 실습실을 기반으로 팀 단위 산학 프로젝트를 수행하고, 반도체 설계 경험이 풍부한 교수진이 강의를 맡는다. 올해 모집에서는 등록금 전액을 감면하는 장학금이 지급된다. 해외 학술지 게재, 국제대회 수상 등 성과에 따른 인센티브 장학금과 산학협력 기업 연계 장학금도 지원된다. 가천대는 지난 3월 CES 2026 팹리스 서밋 코리아를 개최해 국내 AI 팹리스 기업들과 협력 기반을 확대한 바 있다. 초대 대학원장을 맡은 김용석 석좌교수는 "반도체 산업 현장에서 즉시 활용 가능한 최고 수준의 AI 반도체 설계 전문가를 배출하겠다"고 말했다. 2027학년도 석사과정 신입생은 총 3차에 걸쳐 모집한다. 2차 원서접수는 12월 17~28일, 3차는 2027년 1월 21~25일 받는다. 차수별 세부일정과 모집인원, 지원 자격 등은 추후 AI반도체설계전문대학원 신입생 모집공고에서 확인할 수 있다.

2026.08.10 14:31장경윤 기자

반도체 키운다더니…30년 인력 요람 IDEC 예산 40% 삭감

국내 시스템 반도체 설계인력 양성 중추이자 '석·박사 요람' 역할을 해온 반도체설계교육센터(IDEC)가 정부 지원 감소로 흔들리고 있다. 정부가 연일 반도체 인재 육성의 시급성을 외치며 신규 프로그램들을 쏟아내지만, 지난 30년간 검증된 핵심 인프라인 IDEC 예산이 크게 줄면서 오히려 대학 연구실이 설계연구 공백과 각자도생 위기로 내몰리고 있다는 우려가 높다. 석·박사 요람 IDEC의 비명…EDA 툴 유료화에 TSMC 공정 막혀 13일 반도체 학계·업계에 따르면 IDEC의 올해 사업 예산은 전년비 40% 급감했다. IDEC은 국내 반도체 석·박사급 설계인력을 키워내는 대표적인 교육·연구 지원기관이다. 지난 30여 년간 국내 시스템 반도체 인력 공급 중추 역할을 담당해 왔다. 글로벌 선단 공정 설계경험의 핵심축이었던 대만 TSMC 파운드리 연계 사업도 가로막혔다. IDEC은 예산 부족을 이유로 기존에 연간 70개 규모로 지원했던 TSMC 공정 활용 다중프로젝트웨이퍼(MPW) 지원 사업을 올해 전면 중단했다. 글로벌 시장에서 가장 널리 쓰이는 파운드리 공정을 대학원생이 아예 밟아보지도 못하고 졸업해야 하는 처지에 놓인 셈이다. 예산 감축 원인은 신규 단기 과제 증가가 지목된다. 반도체 인재들에 대한 수요가 급증하며, 인재 양성을 위한 여러 부처의 신규 과제가 양산되고 있다. IDEC 관계자는 "최근 반도체 인력 수요가 급증하면서 교육부, 산자부 등 부처마다 단기 교육 프로그램이나 특화 사업을 신설하고 있다"며 "한정된 예산이 쪼개져, IDEC 예산이 오히려 깎였다"고 설명했다. 실제로 대학과 기업이 단기 집중 교육을 운영하는 '첨단산업 인재양성 부트캠프' 참여 학교만 해도 지난 2024년 32개교에서 2026년 88개교로 2년 만에 2.7배 이상 급증했다. 대한상공회의소, 한국반도체산업협회, 한국팹리스산업협회 등에서 저마다 반도체 인력양성 프로그램을 쏟아내고 있다. 예산 삭감 부작용은 고스란히 대학 연구실 부담으로 전가되고 있다. 개별 연구실 단위로는 구매가 불가능에 가까울 정도로 고가인 전자설계자동화(EDA) 툴 무상 보급체계가 흔들리기 시작했다. IDEC은 부족한 예산을 메우기 위해 기존에 전액 무상으로 지원하던 EDA 툴 중 일부를 유료로 전환했다. 각 대학 연구실이 보유한 자체 연구비를 쪼개 일부 툴을 공동 구매하는 방식으로 구조가 바뀐 것이다. 전국서 벤치마킹해 간 '동탄 IDEC'마저 내년 사라질 위기 문제는 대전 본원 예산 삭감에 그치지 않고, IDEC 동탄교육장마저 사라질 위기에 처했다는 점이다. IDEC 동탄교육장은 실무인재 양성을 목적으로 시작한 IDEC의 핵심 사업이다. 출범 후, 타 기관에서 설계인력 양성 모델을 구축할 때 가장 먼저 찾아 참고할 만큼 성공적인 모델로 꼽힌다. 최근 진행된 다른 반도체 인력 프로그램 강사들조차 수강생들에게 "설계 교육은 동탄 IDEC에서 받는 것이 가장 좋다"고 추천할 정도로 국내 업계와 학계가 인정하는 독보적 실효성을 입증해 왔다. 그러나 정부가 한정된 예산을 두고 국책연구기관이나 유관 협회 등에 '유사 사업'을 난립시키면서 동탄 IDEC도 직격탄을 맞았다. IDEC 관계자는 "동탄 사업은 처음 생길 때만 해도 타 도시에서 벤치마킹할 정도로 독보적이었는데, 최근 유사한 사업들이 우후죽순 생기면서 결국 내년에 사업이 없어질 위기"라며 "기존에 잘하고 있던 사업을 밀어주는 게 가장 좋은데, 검증되지 않은 신규 기관들에 예산을 쪼개주는 방식이 투입 대비 얼마나 효과를 낼지 모르겠다"고 씁쓸함을 토로했다.

2026.07.13 17:46전화평 기자

반도체 설계인력 대기업 쏠림…업계, '해외 인재'로 돌파구

국내 대기업이 시스템 반도체 설계인력 대규모 채용에 나서면서 팹리스(반도체 설계 전문)와 디자인하우스 등 업계 전반의 인력 지형이 변하고 있다. 국내 반도체 설계 엔지니어 풀이 한정된 상황에서 대기업으로 인력 쏠림 현상이 심화하자, 설계 업계는 인도·베트남 등 해외인력 채용으로 돌파구를 찾고 있다. 9일 반도체 업계에 따르면 하반기 들어 SK하이닉스와 현대자동차 등 주요 대기업이 시스템 반도체 설계인력을 채용하고 있다. SK하이닉스가 모집 중인 설계 직무 인력 분야에는 전통적으로 국내 중소 설계 회사들이 맡았던 회로설계, 시스템온칩(SoC) 설계, 프론트엔드, 백엔드 영역이 포함됐다. 현대자동차도 하반기 차량용 반도체 독자 설계와 내재화를 목적으로 SoC 엔지니어를 채용할 예정이다. 한 반도체 업계 관계자는 "대기업의 대규모 채용이 국내 반도체 생태계에 지각변동을 줄 것 같다"며 "일부 업체는 인력을 붙잡기 위한 사내 정책도 만들고 있다"고 말했다. 대기업의 채용 확대로 그동안 스톡옵션과 억대 연봉을 무기로 인재를 유치해 온 국내 인공지능(AI) 반도체 팹리스 기업들의 인력 방어에도 비상이 걸렸다. 높은 연봉 조건을 제시하며 인력을 묶어 두었지만 대기업이 제공하는 '탄탄한 고용안정'과 '확실한 대규모 성과급' 이점을 넘어서기 어려운 실정이다. 국내 주요 AI 반도체 팹리스 중 유의미한 매출을 올리는 기업이 없다는 점도 영향을 미치고 있다. 스타트업은 상장 로드맵이 예기치 못한 변수로 지연될 경우, 기업 존속과 스톡옵션 가치 자체가 흔들릴 수 있다. 엔지니어 개인 입장에서는 스타트업에서 장기 불확실성을 감수하기보다 자본력이 검증된 대기업으로 선회하는 것이 안전한 선택지다. AI 반도체 업계 관계자는 "AI 반도체 기업에서 일하는 반도체 엔지니어 1명이 1억원 정도 급여를 받는 걸로 계산하면 된다"며 "대부분 석·박사급 인력이지만 최근 인력 부족으로 학사도 뽑는 분위기이고, 학사 인재도 1억원에 근접한 급여를 받을 것"이라고 설명했다. 국내 반도체 인력 생태계 최하단에 위치한 디자인하우스 상황은 더 심각하다. 현재 국내 주요 디자인하우스 기업은 대부분 상장했다. 신규 유입되거나 잔류하는 인력에게 향후 '대박'을 기대할 수 있는 스톡옵션 등 유인책이 사라진 셈이다. 연봉 테이블도 대기업이나 AI 반도체 스타트업보다 낮게 형성돼 이탈을 부추기는 요인으로 작용한다. 잡코리아에 따르면 국내 디자인하우스인 세미파이브, 가온칩스, 코아시아세미의 대졸 신입초봉은 4000만원 중반대다. 국내 디자인하우스 중 가장 많은 연봉을 지급하는 것으로 알려진 에이디테크놀로지의 초봉 역시 5800만원 수준이다. 이러한 가운데 디자인하우스 업계가 시행 중인 해법 중 하나는 해외인력 유치다. 최근 베트남, 인도 등 해외 엔지니어들의 기술 수준이 높아져 실무에 바로 투입할 수 있는 인재 확보가 가능해졌다. 다수의 디자인하우스 기업들이 해외인력을 국내로 들여오는 방식을 채택해 인력 공백을 최소화하고 있다. 해외인력 채용은 중소 설계업체의 고질적 문제인 잦은 이직을 방지하는 효과도 있다. 해외인력이 국내 취업 시 발급받는 비자 특성상, 이직을 하려면 까다로운 행정절차를 거쳐야 한다. 내국인에 비해 상대적으로 이직이 자유롭지 않은 구조가 역으로 기업 입장에서는 이들 인력을 안정적으로 운영할 수 있는 장치로 작용하는 것이다. 디자인하우스 업계 관계자는 "대기업의 대규모 채용으로 사내에서 인력 상당수가 나갈 걸로 어느 정도 예상한다"며 "인력을 붙잡기 위한 노력을 해보겠지만, 몇 억 원대 성과급보다 더 큰 보상을 제시하기 힘든 현실을 감안해 기술력이 뛰어난 해외인력을 수혈하는 방향으로 전략을 다각화하고 있다"고 털어놨다.

2026.07.09 17:28전화평 기자

"이론부터 팹 투어까지"… 팹리스협회, '융합형 반도체 인재' 키운다

[수원=전화평 기자] 인공지능(AI) 반도체 패권 경쟁 속에서 국내 시스템 반도체 업계 인력난을 해결하기 위해 '설계부터 제조 공정까지' 융합형 인재 양성이 본격화되고 있다. 이론적인 칩 설계를 넘어 파운드리(반도체 위탁생산) 하드웨어 공정과 클린룸 생태계까지 두루 이해하는 엔지니어를 육성하겠다는 전략이다. 한국팹리스산업협회는 지난 3일 경기 수원시 한국나노기술원(KANC)에서 '2026 미래내일 일경험 사업 팹리스 점프업 프로그램 2기' 워크숍을 개최했다. 프로그램은 6주 과정으로 구성했다. 만 18세 이상 34세 이하 미취업 청년 50여 명이 참여했다. 이날 워크숍은 이론과 현장 연계성을 높이는 방향으로 전개됐다. 오전 세션에서는 반도체 소자 기술 이해와 전반적인 제조 공정에 대한 심도 있는 이론 교육이 선행됐다. 단순 학술 연구를 넘어 실제 산업계에서 활용할 수 있는 실무 중심 아키텍처 교육이 주를 이뤘다. 오후 세션에는 한국나노기술원 내부 반도체 클린룸을 직접 방문하는 팹 투어가 진행됐다. 교육생들은 미세 회로를 그리는 노광 장비부터 식각 장비까지 반도체 8대 공정 핵심 인프라 구동 프로세스를 눈으로 확인하며 제조 생태계 이해를 넓혔다. 교육생들은 이번 프로그램이 이론적 공백과 진로 고민을 채워주는 가교가 됐다고 입을 모았다. 오현석 경희대 전자공학과 학생은 "건축공학을 전공하다가 전자공학을 복수전공하게 되면서 학과 내에서 실무 경험을 쌓을 기회가 다소 부족하다고 느꼈다"라며 "이번 프로그램을 통해 전공 지식의 아쉬웠던 부분을 채우고 의미 있는 실무 경험을 쌓아보고 싶어 참여했다"고 밝혔다. 이재혁 한양대 에리카 반도체디스플레이학부 학생은 "아직 학부 3학년이라 구체적인 직무 경험이 없고 어느 분야로 진출할지 정하지 못한 상태였는데, 이번 프로그램을 통해 진로 방향을 정하는 계기가 될 것 같다"며 "커리큘럼에 포함된 팀 프로젝트와 최종 발표 과정을 통해 다른 학교에서 온 다양한 사람들과 소통하고 의견을 나누며 협업 능력을 배양할 수 있는 좋은 기회라고 생각한다"고 기대감을 드러냈다. 이번 프로그램 핵심은 '설계부터 제조 공정까지' 반도체 전주기를 아우르는 경험 확장이다. 팹리스(반도체 설계 전문) 엔지니어라 할지라도 파운드리(반도체 위탁생산)의 하드웨어 공정 특성을 명확히 이해해야 빅테크 기업이 요구하는 고효율·저전력 칩 설계가 가능하기 때문이다. 현장 교육 다음 단계는 '실전 설계 현장' 교육이다. 교육생들은 다음 주부터 가온칩스, 넥스트칩, 텔레칩스 등 국내 팹리스 및 디자인하우스 기업 현장에 투입돼 프로젝트 기반 집중 직무 교육을 이수한다. 실제 산업체 개발 환경과 동일한 보드를 활용해 회로를 설계하고 모듈을 연동하는 등 총 210시간의 실무 과정을 소화할 예정이다. 박서진 상명대 전자공학과 학생은 "가온칩스, 넥스트칩 등 실제 칩 설계 기업 현장 투입 기대가 크다"라며 "반도체가 기획되고 설계돼 최종 완성되기까지의 전체 메커니즘과 전주기 과정을 체득할 수 있는 직관적인 기회로 본다"고 말했다. 정재준 고려대 전자공학과 학생은 "요즘 반도체 산업계에서 가장 강조하는 능력이 '융합'"이라며 "단순히 한 분야 이론만 아는 것이 아니라, 소자·공정 이론 교육부터 팹 투어, 그리고 기업 현장 실무까지 반도체 생산에 필요한 모든 과정을 관통해 체험할 수 있어 시대가 요구하는 융합형 인재로 성장하는 데 필수적인 교육"이라고 기대했다.

2026.07.04 10:30전화평 기자

K-시스템반도체 인재 요람 'IDEC 콩그레스 2026' 개최

[대전=전화평 기자] 국내 시스템 반도체 설계 인재 양성의 중추인 반도체설계교육센터(IDEC)가 올 한 해 일군 연구개발(R&D) 성과를 공유하는 자리를 마련했다. 글로벌 인공지능(AI) 반도체 패권 전쟁을 헤쳐 나갈 설계 인재 양성 요람으로서 K-반도체 기초 체력을 보여준 것이다. 다만 대외 호황 속에서도 정부의 예산 삭감으로 현장 인프라 운영에 적지 않은 애로사항을 겪고 있는 것으로 나타났다. IDEC은 2일 대전 카이스트(KAIST)에서 전국 반도체 학계 교수 및 학생들을 온·오프라인으로 초청해 'IDEC 콩그레스 2026'을 개최했다. 올해로 설립 31년 차를 맞은 IDEC은 산업통상부와 국내 주요 반도체 기업의 협력으로 구축한 설계 인재 양성 요람이다. 현재 본원을 중심으로 전국 6개 지역 캠퍼스(지역센터)를 운영 중이다. 국내 74개 대학, 460여 명 교수진이 참여해 매년 3000명의 석·박사 과정 학생들에게 첨단 설계 인프라를 제공하고 있다. 박인철 IDEC 소장(카이스트 전기및전자공학부 교수)은 지난해 성과를 공개했다. IDEC은 지난해에만 전국 대학원생을 대상으로 총 323개의 반도체 칩 제작(MPW)을 지원했다. 개별 구매 시 수천만 원에서 수십억 원에 달하는 전자설계자동화(EDA) 툴을 총 5400여 카피(copy) 이상 안정적으로 보급했다. 연간 1474건에 달하는 전문 교육 강좌를 개설해 총 5500여 명의 학생들이 설계 직무 교육을 이수했다. 취업 경쟁력 강화를 위한 '학부생 설계 인증 과목 제도'에는 카이스트를 포함한 전국 37개 대학(89개 과목)이 참여하고 있다. 지난해에만 학부생들을 대상으로 약 900개의 이수 증명서가 발급돼 실전형 인재 배출에 기여하고 있다. 학부생 설계 동아리를 중심으로 진행하는 '시스템 반도체 설계 챌린지'에는 지난해 84개 팀이 참여해 4.7대 1 경쟁률 속에서 산업통상부 장관상 등을 주요 상을 수여했다. 올해 콩그레스에서 가장 주목받은 핵심 화두는 '삼성전자 14나노미터(10억분의 1m) 핀펫(FinFET) 공정'의 본격 도입이다. IDEC은 지난 2019년 28나노 공정 지원을 시작으로 삼성 파운드리와 협력을 고도화해 왔다. 올해 공식적으로 첨단 14나노 공정을 설계 환경에 추가했다. 14나노 공정은 '국가핵심기술'로 지정돼 있어 대학 연구실 단위 접근이 까다로운 분야다. IDEC은 삼성이 요구하는 철저한 보안 규정을 준수하는 전용 클라우드 설계 인프라를 독자 구축했다. 대학별 분산 설계를 위해 대당 1억 원에 달하는 독립 클라우드 서버 48대를 마련했다. 외부 기술 유출을 차단하는 무단 이동 방지 보안 프로그램과 AI 기반 카메라 감지 시스템까지 갖췄다. 공정 이용 조건도 엄격하게 관리된다. 기술 보호를 위해 외국인 학생의 참여는 전면 제한되고, 학생들이 설계한 칩은 수령 후 6개월 이내에 지도교수 책임하에 전량 반납해야 한다. 박 소장은 "까다로운 보안 조건 속에서도 올해 48개 팀의 지원 수요가 거의 만석에 이를 정도로 첨단 공정에 대한 대학 현장 수요가 폭발적이다"라고 설명했다. 다만, 학계의 고군분투 속에서도 예산 축소에 따른 사업 운영의 애로사항은 과제로 지적됐다. 올해 IDEC 본 센터 예산이 전년비 40% 감소해 기존에 연간 70개 규모로 지원되던 대만 TSMC 공정 연계 MPW 지원 사업이 중단됐고, 전체적인 대학 지원 칩 수도 올해 258개 수준으로 축소 운영된다. 박 소장은 "반도체 설계 교육은 단순히 강의실에서 이론을 가르치는 것을 넘어, 고가의 EDA 툴과 파운드리 공정을 끊임없이 연계해야 하는 거대한 인프라 사업"이라며, "K-반도체의 글로벌 설계 경쟁력을 유지하기 위해서는 단기 정책 기조나 예산 변동에 흔들리지 않는 정부와 산업계의 뚝심 있는 장기 지원이 시급하다"고 강조했다.

2026.07.02 18:36전화평 기자

LG전자, TSMC 공정 기반 ASIC 디자인 서비스 본격화

LG전자가 독자 시스템 반도체 설계 역량을 바탕으로 주문형 반도체(ASIC) 디자인 서비스 시장에 진출한다. LG전자는 2000년대 초반부터 시스템온칩(SoC)을 설계해서 자체 제품에 적용해왔는데, 이를 외부 서비스로 확대하는 것이다. 미국 반도체 기업 브로드컴, 마벨과 같은 사업 모델로, 대상은 국내외 팹리스다. 30일 반도체 업계에 따르면 LG전자는 최고기술책임자(CTO) 산하 SoC(시스템온칩) 센터를 중심으로 디자인 서비스 사업을 시작했다. 디자인 서비스는 반도체 설계회로를 파운드리 생산라인에 맞는 물리적 회로로 변환하는 작업이다. LG전자는 일반 디자인하우스와 달리 ASIC 설계 서비스를 제공한다. 이는 브로드컴이나 마벨과 같은 사업 모델로, DQ-C 등 회사에서 자체 개발한 SoC 역량이 해당 사업 밑바탕이 됐다. 첫 성과는 'K-온디바이스 AI 반도체' 국책과제로 양산하는 로봇청소기용 칩셋이다. 해당 칩은 국내 팹리스 주문을 받아 TSMC 6nm(나노미터, 10억분의 1m) 공정으로 양산한 뒤, LG전자 HS사업본부에서 재구매 후 로봇청소기에 탑재한다. LG전자는 여러 국내외 고객과 디자인 서비스 협력을 논의 중인 것으로 알려졌다. 반도체 업계 한 관계자는 "LG전자 SoC센터는 가전과 전장 사업을 뒷받침하며 자체 IP 개발 능력까지 갖춘 대규모 전문 조직"이라며 "사업 다각화 차원에서 보유한 고급 설계 인력을 외부 디자인 서비스에 활용하는 전략은 기술적 안정성과 비즈니스 효율성 측면에서 경쟁력 있는 선택"이라고 평가했다. LG전자는 6나노 이하 공정 IP 포트폴리오를 이미 갖췄고, 고객사 수요에 따라 향후 3년 내 3나노(N3) 공정까지 서비스 영역을 넓힐 계획인 것으로 알려졌다. 사내 인력 투입으로 비용 절감…'30년 TSMC 파트너십' 레퍼런스 강점 LG전자에서 내세우는 경쟁력은 비용이다. 기존 디자인하우스들은 설계 과정에서 외주 인력을 활용해, 용역 비용이 높았다. 반면, LG전자는 사내 엔지니어가 직접 설계를 맡는 구조여서 추가적인 인건비를 줄일 수 있다. 레퍼런스도 강점이다. LG전자는 지난 1999년 LG반도체를 매각한 이후에도, 설계 조직은 남겼다. 사실상 팹리스인 셈이다. 생산공장이 없어진 LG전자는 2000년대 초반부터 TSMC에 칩 생산을 위탁했다. 20년 이상 협력해온 것이다. 업계에서는 LG전자가 TSMC와 신뢰 관계를 바탕으로 고객 물량에 대한 웨이퍼 할당 등 지원을 제공할 것이란 전망이 나온다. 익명을 요청한 한 팹리스 업계 관계자는 "대부분의 디자인하우스가 자체 인력 부족으로 외주인력을 활용해 용역비용이 높게 책정되는 경향이 있다"며 "LG전자는 이 인건비 부담에서 자유롭고, TSMC와 오랜 신뢰관계가 있다는 점에서 매력적인 선택지가 될 수 있다"고 설명했다. 다만 LG전자가 TSMC VCA(Value Chain Alliance)는 아니다. VCA는 TSMC와 협력체계를 구축한 파트너 디자인하우스다. TSMC 정책상 대만 본토를 제외하고는, 한 국가당 하나의 VCA만 존재할 수 있다. 한국에선 에이직랜드가 TSMC VCA다. 삼성 파운드리 기조 변화 반사이익…국내 수요 흡수 전망 업계에서는 삼성전자 파운드리의 레거시 공정 축소가 LG전자 디자인 서비스에 호재가 될 것이란 전망도 나온다. 반도체 업계 관계자는 "삼성 파운드리의 레거시 공정이 축소되며, 레거시 수요가 풍부한 TSMC를 찾는 고객사들이 있다"며 "LG전자가 이 같은 흐름을 타면 국내 수요 상당수를 끌어들일 수 있다"고 전망했다. LG전자 관계자는 "사안에 대해서는 확인할 수 없다"고 답했다.

2026.06.30 17:30전화평 기자

백엔드에서 프론트엔드까지…DSP, 설계영역 확장

수십년간 큰 변화가 없던 반도체 분업 공식이 흔들리면서 디자인하우스(DSP) 생태계에도 변화가 오고 있다. 기존 디자인하우스는 팹리스(반도체 설계 전문)가 짜온 도면을 파운드리(반도체 위탁생산) 공정에 맞춰 최적화하는 단순 백엔드 가교 역할에 머물렀다. 그러나 최근 맞춤형 반도체(ASIC) 수요가 폭증하면서 경계가 허물어졌다. 국내외 주요 디자인하우스가 설계 극초기 단계인 프론트엔드 영역까지 빠르게 흡수하며, 칩 빌딩 전체를 일괄 수주하는 '턴키(일괄 수주) 플레이어'로 체질을 바꾸는 흐름도 나타난다. "단순 가교 역할 끝났다"…설계 진출하는 DSP 11일 반도체 업계에 따르면 브로드컴으로 대표되는 프론트엔드 설계 대행사와 백엔드 설계 대행사(디자인하우스) 간 교집합이 점차 넓어지고 있다. 과거 디자인하우스의 설계영역은 칩의 물리 배치와 공정 최적화에 집중된 백엔드 영역에 주로 머물러 있었다. '팹리스-디자인하우스-파운드리'로 이어지는 반도체 분업 공식 안에서, 디자인하우스는 파운드리 양산을 돕는 '가교' 역할에 그쳤다. 하지만 최근 경계가 허물어지고 있다. 디자인하우스들이 아키텍처 설계부터 핵심 회로 구현까지, 그간 팹리스의 고유 영역으로 여겨졌던 프론트엔드 설계까지 깊숙이 파고들고 있는 것이다. 치솟는 ASIC 수요·비싼 브로드컴 단가가 만든 '전용 주방' 이러한 사업 모델 변화 배경에는 AI 반도체 시장의 폭발적 수요가 깔려 있다. 그래픽처리장치(GPU) 같은 범용 AI 프로세서의 높은 가격과 수급난에 지친 기업들이 자체 서비스에 최적화가 가능한 ASIC으로 시선을 돌리기 시작했기 때문이다. 특히 브로드컴 같은 시장 선도업체의 높은 가격은 디자인하우스들이 고객사의 ASIC 파트너로 진출하는 촉매제가 됐다. 디자인하우스들은 이제 팹리스들에 '칩을 찍어내는 환경'과 'IP(설계자산) 접근권'을 묶어 공급하는 플랫폼으로 기능한다. 과거의 팹리스는 주방에서 직접 요리를 만드는 '개인 요리사'였다. 지금은 다르다. 레시피만 건네면 디자인하우스가 식재료 조달부터 요리 환경까지 통째로 책임지는 '전용 주방(턴키 플랫폼)' 모델로 바뀌고 있다. K-디자인하우스 체질 개선…프론트 설계 전문기업 등장 변화는 국내 디자인하우스 업계에서도 찾아볼 수 있다. 'K-브로드컴'을 표방하는 세미파이브가 대표적이다. 세미파이브는 독자 시스템온칩(SoC) 설계 플랫폼을 구축하며 프론트엔드 역량을 전면에 내세우고 있다. 팹리스가 원하는 사양만 전달하면 아키텍처 기획부터 자체 IP(설계자산) 통합, 양산까지 일괄 제공한다. 가온칩스도 SoC 설계능력 강화에 집중하고 있다. 회사는 지난 2020년부터 전담 팀을 구성해 프론트엔드 역량을 강화했다. 이를 위해 설계 초기 단계인 레벨 제로 과제를 다수 진행하며 실질적인 설계역량을 내재화했다. 프론트엔드 설계만 전담하는 기업도 등장했다. 수퍼게이트는 칩의 초기 기획과 회로 설계 등 프론트엔드 영역 특화 서비스를 제공한다. 고도화된 설계 인력이 부족한 국내 팹리스 및 스타트업 수요를 빠르게 흡수하며 생태계 다양성을 더하고 있다. 한 디자인하우스 관계자는 "디자인하우스가 단순히 파운드리 가교 역할만 하던 시대는 끝났다"며 "이제는 아키텍처 설계와 프론트엔드까지 포함한 진정한 턴키 플랫폼으로 비즈니스 모델을 완전히 탈바꿈해야 생존할 수 있는 단계"라고 진단했다.

2026.06.11 09:11전화평 기자

"설계 오류 한 번에 수백억 날린다"…반도체 리스크 '특화 AI' 해결

설계 도면 정합성이 조금만 어긋나도 수백억원대의 치명적인 양산 불량과 납기 지연 손실로 이어지는 반도체 장비 산업 리스크를 인공지능(AI)과 단일 플랫폼 기술로 돌파하는 가이드라인이 제시됐다. 김정호 다쏘시스템코리아 컨설턴트는 21일 'AI 기반 반도체 장비 개발 전략 웨비나'를 진행했다. 이번 웨비나에선 기구·회로·소프트웨어(SW) 설계부터 공정(M-BOM), 서비스(S-BOM) 단계를 하나로 엮는 디지털 연속성 확보 방안과 함께 현장에 즉시 적용 가능한 도메인 특화 AI 활용 전략을 공개했다. 다쏘시스템은 산업 현장의 목적에 맞춰 역할을 세분화한 세 가지 형태의 AI인 오라(Aura), 레오(Leo), 마리(Mari)를 제안했다. 인간의 경험을 대체하는 것이 아니라 중심 업무 능력을 강화하는 목적형 AI다. 오라는 생성형 AI를 기반으로 문서 작성과 요약 등 비즈니스 콘텐츠 생성을 지원하는 파트너다. 레오는 설계 및 엔지니어링 최적화를 담당한다. 사용자가 채팅창에 이미지를 업로드하면 플랫폼 내 유사한 3D 모델을 추천하고 기존 설계 이력을 살려 형상을 자동 생성한다. 마리는 과학적 연구를 지원하는 AI로 원자 배합비나 화학 재료의 포뮬레이션을 가상 시뮬레이션해 최적의 설계 레시피를 역으로 추천한다. 김정호 컨설턴트는 “레오는 단순히 모델링만 돕는 것이 아니라 시뮬레이션 해석까지 그 자리에서 바로 처리한다”라며 “설계 품질이 올라가는 혁신을 현장에서 곧바로 체감할 수 있다”고 설명했다. 반도체 장비 업체는 그동안 캐드(CAD)와 자재명세서(BOM)를 부서별로 개별 관리해 설계, 공정, 서비스 단계가 단절되는 문제를 겪어왔다. 앞단에서 설계가 바뀌어도 뒷단에 실시간으로 공유되지 않아 오발주나 양산 불량으로 수백억 원의 손실을 입기도 했다. 다쏘시스템은 캐드 데이터가 곧 기준 정보(E-BOM)가 되는 통합 플랫폼 체계로 이 문제를 해결한다. 기구, 회로, SW 설계를 초기 단계부터 3D 기반으로 통합해 정합성과 간섭을 사전 검증한다. 이 구조는 공정 BOM(M-BOM) 및 서비스 BOM(S-BOM)과 실시간 연계된다. 설계 변경 시 업데이트가 필요한 공정 부품과 서비스 형상 내역이 실시간으로 추적되어, 매뉴얼 등 가상 콘텐츠의 재작업 없이 자동 반영된다. 김 컨설턴트는 “BOM을 양산 직전에야 만들면 늦는다”라며 “초기 작업 단계부터 플랫폼 안에서 하나로 흘러가야 품질 사고를 막을 수 있다”고 강조했다. 최근 반도체 장비 도면 용량이 1기가바이트(GB)를 초과하면서 기존 파일 기반 캐드는 성능 한계에 직면했다. 네트워크를 통해 대용량 파일 전체를 로딩해야 하므로 속도 저하와 지연이 발생하기 때문이다. 다쏘시스템은 데이터베이스(DB) 기반 캐드인 카티아 V6(CATIA V6)를 대안으로 제시했다. 데이터를 메타 정보 형태로 DB에 쌓고 필요한 부분만 실시간 호출해 편집하는 방식이다. 파일 기반 캐드 대비 작업 퍼포먼스가 수배에서 수십 배까지 향상된다. 김정호 컨설턴트는 “단일 플랫폼 위에서 전사 데이터의 추적성과 정합성을 확보해야만 AI가 정확한 학습을 할 수 있다”라며 “올바른 데이터 인프라가 선행되어야 환각 현상(Hallucination) 없는 산업 최적화 AI가 실현된다”고 말했다.

2026.05.21 18:45남혁우 기자

복잡한 반도체 자동 설계 AI 모델 개발…"시간 최대 76%↓"

반도체 자동 설계 시간을 최대 76% 줄일 수 있는 인공지능(AI) 기술이 개발됐다. UNIST는 윤희인 전기전자공학과 교수와 송대건 경북대학교 교수팀이 통신 회로인 LC(인덕터-캐퍼시티) 전압제어 발진기(LC-VCO)를 회로 설계 단계부터 실제 칩에 넣는 물리적 레이아웃까지 자동 설계해주는 AI 모델을 개발했다고 5일 밝혔다. LC-VCO는 5G 같은 고속 통신 시스템에서 주파수를 만들어내는 반도체 회로다. 신호 잡음과 전력 소모를 줄이기 위해서는 인덕터, 트랜지스터 크기와 같은 변수를 잘 조합해 회로를 설계해야 한다. 연구팀은 회로 설계와 레이아웃 설계를 통합, 최적화했다. 회로 설계 단계에서는 강화학습을 적용해 설계 변수들을 바꿔가며 목표 주파수와 성능을 만족하는 조합을 찾도록 했다. 실제 칩 구조가 결정되는 레이아웃 단계에서는 경사하강법을 이용했다. 이는 배선 폭과 간격 같은 물리적 설계 변수를 성능이 개선되는 방향으로 반복 보정한다. 연구팀은 “회로도 설계(Schematic)와 물리적 배치(Layout)를 개별적으로 최적화하던 기존 방식을 대신 AI가 두 단계를 통합적으로 관리하도록 한 기술”이라고 설명했다. 설계 과정에서 시간이 가장 많이 걸리는 인덕터는 딥러닝 기반 예측을 활용해 전체 설계 시간을 줄였다. 윤희인 교수는 "설계자의 반복적인 전자기 시뮬레이션이 필요한 작업을 단 몇 밀리초(ms) 만에 완료할 수 있다"며 "실험 결과, 기존 자동 설계 방식이 약 119시간 소요되는 작업을 단 28.5시간 만에 완료해 설계 시간을 76% 이상 단축했다"고 말했다. 또 전이 학습이 적용돼 반도체 나노 공정 노드가 바뀌어도 기존에 학습한 내용을 바탕으로 설계를 이어갈 수 있다. 예를 들어 65nm 공정으로 학습한 AI는 40nm나 28nm 공정에서도 처음 학습에 필요했던 데이터의 약 10%만 추가로 활용해 설계를 수행할 수 있다. 연구팀은 “5G·6G 통신과 AI 칩의 핵심 부품인 주파수 생성 회로의 성능은 높이면서 설계 비용은 크게 낮출 수 있을 뿐만 아니라 중장기적으로 반도체 설계 인력 부족 문제를 해결하고 차세대 공정으로의 전환 속도를 획기적으로 앞당길 수 있는 도구”라고 기대했다. 연구팀은 LC-VCO뿐만 아니라 향후 다양한 아날로그/RF 회로 설계 자동화 연구로 확장할 계획이다. 연구 결과는 IEEE 반도체 회로 공학회에서 발행하는 국제 학술지 'IEEE 집적회로 및 시스템 설계자동화(TCAD)'에 4월 3일 온라인 공개됐다.

2026.05.05 09:00박희범 기자

에이직랜드, "말레이시아 고객과 전략적 협력·신규 계약 추진"

주문형 반도체(ASIC) 디자인 솔루션 업체 에이직랜드는 말레이시아 기업과 전략적 협력 및 신규 프로젝트 계약을 추진한다고 12일 밝혔다. 최근 에이직랜드는 국내 시장 개발과 양산 실적을 바탕으로 대만, 미국, 동남아시아 등에서 연이어 계약 체결을 추진하고 있다. 글로벌 비즈니스 확대를 바탕으로 2026년 역대 최대 실적 달성을 기대하고 있다. 에이직랜드는 최근 미국 브레인칩(BrainChip)과 차세대 인공지능(AI) 프로세서를 함께 개발하며 글로벌 AI 반도체 시장에서 ASIC 설계 역량을 입증했다. 미국 협력에 이어 아시아 시장으로도 글로벌 사업 지도를 확대한다. 말레이시아는 글로벌 반도체 후공정(OSAT) 기업들이 집중된 생산 거점이다. 최근 설계 및 시스템 반도체 분야까지 생태계가 빠르게 확대되고 있다. 에이직랜드의 설계 기술력이 결합되면 시너지를 기대할 수 있다. 에이직랜드는 글로벌 협력 확대 기반으로 대만 연구개발(R&D) 센터를 중심으로 한 선단 공정 설계 역량을 강화해 왔다. 3나노미터(nm) 및 2나노 초미세 공정 설계역량을 확보하며 글로벌 고객을 대상으로 기술 지원과 프로젝트 수행 역량을 확대하고 있다. 본사를 중심으로 미국 시장 진출을 준비하고, 대만 R&D 거점을 통해 아시아 지역으로 사업을 확대하는 투트랙 전략을 펼치고 있다. 글로벌 AI 반도체 수요 증가와 함께 에이직랜드 설계 역량이 해외 시장에서도 경쟁력을 확보하고 있다는 분석이 나온다. 시장 변화와 글로벌 프로젝트 확대에 힘입어 2026년부터 해외 매출이 본격 확대될 것으로 전망된다. 국내 사업도 긍정적 흐름이 예상된다. 에이직랜드는 최근 국내 주요 고객사와 반도체 양산 계약 체결을 시작으로 주요 개발 프로젝트가 양산 단계로 전환되고 있다. 에이직랜드 관계자는 "미국 브레인칩과 협력을 시작으로 글로벌 반도체 기업들과 프로젝트가 확대되고, 말레이시아 등 동남아 시장에서도 협력 논의가 이어지고 있다"며 "대만 R&D 거점을 중심으로 글로벌 고객 기반을 지속 확대해 세계 시장에서 경쟁력을 갖춘 ASIC 설계 파트너로 성장하겠다"고 밝혔다.

2026.03.12 16:13장경윤 기자

인도, 수년 내 2나노 반도체 도전…첨단 제조 전환 선언

인도가 수년 내 첨단 반도체 생산에 나선다는 계획을 밝혔다. 블룸버그는 인도가 28nm(나노미터, 10억분의 1m) 공정에서 2나노 공정으로의 전환을 추진하고 있다고 현지시간 14일 보도했다. 아슈위니 바이슈나우 인도 연방 기술부 장관은 이날 타임스그룹 글로벌 비즈니스 서밋에서 "28나노 칩 생산에서 2나노로 전환하는 것이 목표"라며 "서두르지 않고 단계적으로 추진하겠다"고 말했다. 뉴델리는 조만간 새로운 반도체 제조 육성 정책을 발표할 예정이다. 새 정책에는 추가 자금 지원이 포함되며, 특히 반도체 설계 분야에 초점을 맞춘다. 최소 50개 이상의 인도 딥테크 기업이 참여할 것으로 예상된다. 올해 안에 인도 내 3개 반도체 공장이 상업 생산을 시작할 예정이다. 이는 인도가 본격적인 제조 기반을 구축하는 첫 단계로 평가된다. 현재 인도의 반도체 산업은 초기 단계다. 정부는 100억달러 규모의 펀드를 조성해 반도체 육성 프로그램을 지원해 왔다. 이를 통해 조립·패키징·테스트 중심의 여러 프로젝트가 진행되고 있다. 글로벌 기업도 인도 진출에 나섰다. 마이크론은 나렌드라 모디 총리의 고향인 구자라트주에 공장을 설립했다. 타타그룹 역시 국내에서 실리콘 웨이퍼를 생산할 10개 제조업체 가운데 하나로 참여하고 있다. 인도 정부는 설계 중심의 기존 생태계를 넘어 첨단 공정 제조 역량까지 확보해 기술 산업 전반을 확장한다는 전략이다. 2나노 공정 도전이 현실화될 경우, 인도는 글로벌 반도체 공급망에서 새로운 변수로 부상할 가능성이 있다.

2026.02.16 11:55전화평 기자

지앤지인텍, K-water '반도체급 초순수 생산설비 구축' 사업 수주

정밀수처리 기업 지앤지인텍(대표 이가윤)이 한국수자원공사(K-water)가 발주한 '수질센터 초순수 생산설비 제조·구매·설치' 사업을 수주했다고 15일 밝혔다. 이번 사업은 K-water 물환경관리처가 초미량 수질 분석기술을 확보하기 위해 추진하는 핵심 인프라 구축 프로젝트다. 반도체 공정에서 사용하는 수준의 고순도 물(초순수)을 연구용 분석실험실에 안정적으로 공급하기 위한 설비를 만드는 것이 목적이다. 지앤지인텍은 내년 8월까지 초순수를 생산하는 전용 설비를 설계하고 제작하며, 정화된 물을 클린룸까지 공급하는 배관 구성, 고순도 재질(PVDF 등)의 배관 시공, 계측장비 연동, 시운전, 폐수처리 대응까지 전 과정을 담당하게 된다. 이번 수주는 K-water가 요구하는 연구·실증 기능과 산업용 초순수 생산능력을 동시에 구현하는 고난도 사업이다. 지앤지인텍은 반도체 공정에서 극도로 민감하게 관리되는 붕소(Boron)를 1 ppt 이하로 제어할 수 있는 공정을 포함해, 비저항 18.2 MΩ·cm 이상, 총유기탄소(TOC) 1 ppb 이하, 용존산소(DO) 1 ppb 이하, 금속 이온 0.05 ppt 이하를 목표로 하는 반도체급 초순수 설계를 제안해 높은 평가를 받았다. 지앤지인텍은 2001년 설립된 정밀수처리 전문기업으로, 초순수(UPW), 순수(DI), 재이용(Reuse), 고도 폐수처리 등 산업용 수처리 전 분야에서 설계(E), 조달(P), 시공(C), 운영(O&M)까지 수행하는 첨단산업용 수처리 공정 전문 기업이다. 국내 주요 반도체 기업과 20년 이상 협력하며 초순수, 재이용 분야의 기술과 실적을 축적해 왔으며, 반도체급 초순수 EPC, 운영 전 과정을 단독 수행할 수 있는 역량을 보유하고 있다. 특히 반도체 초순수의 핵심 단계인 붕소 제거 공정에서 전문성을 갖추고 있으며, 반도체뿐만 아니라 바이오, 정밀화학, 식음료, 이차전지 등 고순도 물을 필요로 하는 모든 산업에 특화된 공정 솔루션을 제공할 계획이다. 초순수는 단순히 '깨끗한 물'이 아니라, 불순물이 10억분의 1에서 1조분의 1의 단위까지 관리되는 극도로 까다로운 산업용 물을 의미한다. 잠실야구장을 가득 채운 물 전체에서 소금이 반 스푼도 허용되지 않는 정도의 이온만 남아 있어야 반도체용 초순수 기준을 충족할 수 있다. 다시 말해 초순수는 99.999% 이상의 불순물을 제거해야 하며, 반도체 제조 현장에서는 초순수의 품질이 곧 제품의 품질과 동일하다고 평가될 만큼 공정 수율과 생산성을 결정하는 핵심 요소로 여겨진다. 이가윤 지앤지인텍 대표는 “이번 수주는 국내 중소기업이 반도체급 초순수 설비를 설계부터 제작, 조달, 시공, 운영까지 독자적으로 구현할 수 있다는 것을 공식적으로 인정받은 뜻깊은 성과”라며 “올해 미국계 웨이퍼 제조회사와의 초순수 생산설비 공급 계약도 수주해 기술 경쟁력을 다시 한번 입증했다”고 말했다. 이어 “지앤지인텍은 앞으로도 한국 기술로 가장 경제적이고 신뢰할 수 있는 초순수 시스템을 제공하는 기업으로 성장해 나갈 것이다. K-water가 추진하는 초미량 수질 분석기술 개발에도 완성도 높은 설비로 기여하겠다”고 밝혔다.

2025.12.15 08:57백봉삼 기자

세미파이브, 'ICCAD 차이나 2025' 참가...3D IC 메모리 솔루션 공개

연내 코스닥 상장을 앞둔 글로벌 AI 맞춤형 반도체(ASIC) 설계 전문 기업 세미파이브는 11월 20일부터 21일까지 중국 쓰촨성에서 열리는 'ICCAD 차이나 2025(중국 반도체 산업협회 집적회로 설계 컨퍼런스)'에 참가한다고 20일 밝혔다. 세미파이브는 올해로 3년 연속 ICCAD 차이나에 참가하며, 중화권 고객사와의 네트워크를 강화하는 한편, 글로벌 시장에서의 기술적 리더십을 공고히 한다는 전략을 이어가고 있다. ICCAD는 중국 반도체 산업협회가 주관하는, 설계부터 후공정 및 응용 분야까지 아우르는 대규모 반도체 전시회다. 올해 행사는 “오픈 이노베이션, 미래를 만들다(开放创芯,成就未来)”라는 주제로 개최되며, 삼성전자, TSMC, 시높시스 등 글로벌 주요 기업들이 참여해 차세대 IC 산업의 기술 방향과 생태계 협력을 논의한다. 세미파이브는 이번 전시에서AI 가속기 및 CXL 메모리 칩 개발 사례, 3D IC 메모리 적층 기술, 최첨단 공정 기반의 대형 칩(빅다이) 턴키 설계 역량, 삼성 선단 공정(2·3·4nm)기반 설계 포트폴리오 등 핵심기술과 솔루션을 선보인다. 특히 메모리와 로직 웨이퍼를 수직 적층해 고성능과 저전력을 동시에 구현하는 3D IC 메모리 기술이 전시의 하이라이트다. 세미파이브는 3D IC 메모리 모형을 통해 반도체 집적 및 패키징 역량을 시각적으로 구현하고, 부스 방문객들이 AI ASIC 설계 혁신의 방향성을 직접 확인할 수 있도록 구성했다. 이외에도 다수의 AI 반도체 설계 포트폴리오를 공개하며, 현장 방문 고객사들과 기술 논의를 진행할 예정이다. 세미파이브 중국의 모니카 치 디렉터는 'Leading AI/HPC Chip Innovation'을 주제로 강연에 나선다. 조명현 세미파이브 대표는 “중국은 자체적인 반도체 굴기를 추진하며 생태계 차원의 변화가 빠르게 진행되고 있다”며 “이번 전시회를 통해 이미 구축한 중화권 팹리스 고객 및 파트너와의 협력 네트워크를 강화하고, AI ASIC 설계 역량과 3D IC·빅다이 설계 등 핵심 기술을 선보이며 새로운 기회를 창출하는 뜻깊은 계기가 될 것”이라고 밝혔다. 한편 세미파이브는 지난해 창립 5년 만에 연매출 1천억 원을 돌파했다. 신규 수주금액도 2020년 57억원에서 2022년 286억원, 2024년 1천억원으로 4년 만에 약 17배 증가하며 가파른 성장세를 기록했다. 이러한 성과는 글로벌 파트너십과 협력 프로젝트 확대가 주효한 결과로, 미국·중국·일본 등 해외 시장에서도 AI ASIC 프로젝트 수주가 연속적으로 이어지며 빠르게 글로벌 고객 기반을 넓혀가고 있다. 아울러 삼성 파운드리의 2·4·5·8·14나노 공정을 기반으로 개발 중인 대형 프로젝트들이 올 하반기부터 순차적으로 양산에 돌입할 예정으로, 2026년부터 매출 성장 폭에 대한 기대감이 높아지고 있다.

2025.11.20 16:31장경윤 기자

美 FTC, 소프트뱅크 암페어 인수 승인…M&A 급물살

일본 투자그룹 소프트뱅크가 반도체 설계사 암페어를 약 65억 달러(약 9조5천억원)에 인수하는 거래가 미국 반독점 당국의 검토 종료에 따라 글로벌 AI·반도체 시장에 파장이 예상된다. 블룸버그는 소프트뱅크가 이번 인수를 통해 데이터센터용 고성능 프로세서 설계 역량을 확보하고, 자회사인 영국 반도체 설계사 Arm홀딩스와 기술 시너지를 극대화할 계획이라고 현지시간 18일 보도했다. 이번 합병이 완료되면 소프트뱅크는 반도체 설계부터 응용처칩까지 AI 인프라의 핵심 밸류체인 상당 부분을 직접 통제하게 되는 셈이다. 업계는 이번 인수로 인해 소프트뱅크가 AI·클라우드 연산 수요 폭증에 대응하는 전략적 발판을 마련했다고 평가했다. 반면, 반도체 생태계 및 반독점 측면에서 시장 독점 논란이 잠재해 있다는 점도 주목된다. 앞서 미국 FTC는 이 거래에 대해 2차 요청(Second Request)까지 진행하며 인수 효과와 경쟁제한 위험을 면밀히 검토한 바 있다. 이번 승인으로 해당 절차가 조기에 종료되면서 통상 연장 검토로 인해 지연됐던 거래가 빠르게 마무리될 가능성이 높아졌다. 손정의 회장은 "Arm과 영국의 칩 설계사 그래프코어, 그리고 암페어에 대한 소유 지분을 통해 소프트뱅크가 AI 칩 제조에서 핵심 기술들을 확보하게 될 것"이라고 말했다.

2025.11.19 09:55전화평 기자

  Prev 1 2 Next  

지금 뜨는 기사

이시각 헤드라인

삼성·SK하이닉스 분기 영업익 100조 '뉴노멀' 시대 연다

"물건 찾으러 다닐 필요 없네"…로봇이 움직이는 물류센터 가보니

직원들과 '젊은부자' 된 뷰티 CEO, 3년만에 만나보니

SK그룹, 에너지·화학 수장 교체…SK이노 새 수장에 정승일

ZDNet Power Center

Connect with us

ZDNET Korea is operated by Money Today Group under license from Ziff Davis. Global family site >>    CNET.com | ZDNet.com
  • 회사소개
  • 광고문의
  • DB마케팅문의
  • 제휴문의
  • 개인정보취급방침
  • 이용약관
  • 청소년 보호정책
  • 회사명 : (주)메가뉴스
  • 제호 : 지디넷코리아
  • 등록번호 : 서울아00665
  • 등록연월일 : 2008년 9월 23일
  • 사업자 등록번호 : 220-8-44355
  • 주호 : 서울시 마포구 양화로111 지은빌딩 3층
  • 대표전화 : (02)330-0100
  • 발행인 : 김경묵
  • 편집인 : 김태진
  • 개인정보관리 책임자·청소년보호책입자 : 김익현
  • COPYRIGHT © ZDNETKOREA ALL RIGHTS RESERVED.