2차원 반도체 소자 공정 '찌꺼기 난제' 해결…전류 성능 10배 개선
2차원 반도체 소자 제작에서 가장 난제였던, 플라즈마 유발 감광제 오염을 원천 차단할 수 있는 실용적 해법이 제시됐다. UNIST는 김명수 전기전자공학과 교수와 김병조 반도체소재·부품대학원 교수팀이 공동으로 원자 한 층 두께의 2차원 반도체를 금속막으로 보호해 트랜지스터 소자의 전류 성능을 10배이상 높이는 공정을 개발했다고 24일 밝혔다. 김명수 교수는 "이황화몰리브덴(MoS₂) 표면에 포토레지스트 잔여물이 눌어붙는 것을 막을 수 있는 공정"이라며 "고성능·고집적 2차원 반도체 논리·메모리 소자 구현을 앞당길 것"으로 기대했다. 포토레지스트는 빛에 반응하는 고분자 물질이다. 반도체 표면에서 회로 모양을 만드는 데 쓰인다. 포토레지스트를 이황화몰리브덴 반도체에 바른 뒤 남길 부분은 마스크로 가리고, 나머지를 플라즈마로 깎아 제거하는데, 이 과정에서 플라즈마에 노출된 포토레지스트가 딱딱하게 굳어 붙을 수 있다. 이 찌꺼기는 일반적인 용매 세척으로는 잘 제거되지 않고, 강한 초음파 세척을 하면 얇고 민감한 이황화몰리브덴이 기판에서 떨어질 수 있다. 또 열처리 역시 포토레지스트 찌꺼기가 분해되기도 전에 소자가 견딜 수 있는 온도를 넘을 위험이 있어 적용하기 어려웠다. 연구팀은 우선 분자동역학(MD)과 밀도범함수이론(DFT) 계산을 통해 플라즈마 공정에서 포토레지스트 찌꺼기가 단단하게 굳는 원인을 분석했다. 그 결과 플라즈마 처리 과정에서 포토레지스트 고분자에 산소 원자가 결합하면서 이황화몰리브덴 표면에 달라붙는 흡착에너지의 절댓값이 -1.15전자볼트(eV)에서 -2.36eV로 약 2배 커지는 것으로 나타났다. 포토레지스트 찌꺼기가 이황화몰리브덴 표면에 안정적으로 고정돼 일반적인 세정으로 잘 제거되지 않는 이유다. 상태밀도(DOS) 계산에서는 표면에 붙은 포토레지스트 찌꺼기가 이황화몰리브덴의 밴드갭 내부에 전하를 붙잡는 결함 준위를 만들어 전하 이동을 방해하는 것으로 분석됐다. 연구팀은 포토레지스트 찌꺼기를 공정 이후 세척하는 대신 이황화몰리브덴 표면에 직접 닿지 않도록 차단하는 '희생 금속 마스크 리소그래피'를 개발했다. 포토레지스트를 바르기 전에 이황화몰리브덴 채널 위에 5나노미터 두께의 금(Au)막을 먼저 입혀 포토레지스트와 플라즈마가 채널에 직접 닿지 않도록 보호하는 방식이다. 회로 제작 공정이 끝나면, 요오드화칼륨·요오드(KI/I₂) 용액으로 금막을 녹여낸다. 그 위에 붙은 포토레지스트 찌꺼기도 함께 제거된다. 전도성 원자힘현미경(C-AFM)과 오제전자분광법(AES) 분석 결과, 금막으로 보호한 이황화몰리브덴 표면에서는 포토레지스트 찌꺼기와 탄소 오염이 크게 줄었다. 고해상도 투과전자현미경(HRTEM)과 주사투과전자현미경(STEM) 관찰에서도 금막을 입히고 제거한 뒤 이황화몰리브덴의 결정 구조에 뚜렷한 손상이 나타나지 않았다. 이 공정으로 제작한 이황화몰리브덴 트랜지스터의 접촉저항은 2.59×10⁶ Ω·μm(옴·마이크로미터)에서 2.58×10⁵ Ω·μm로 약 10분의 1 낮아졌고, 트랜지스터가 켜졌을 때 흐르는 온전류(on-current) 는 약 10배 높아졌다. 연구팀은 개발한 공정이 특정한 트랜지스터 구조나 제작 방식에서만 작동하는 것은 아닌지 확인하기 위해 추가 실험을 진행했다. 먼저 빛 대신 전자빔으로 미세한 모양을 만드는 전자빔 리소그래피(EBL)를 이용해 상부 게이트 구조의 트랜지스터 배열을 제작했다. 이 경우에도 금속막으로 보호한 트랜지스터의 성능이 기존 공정으로 만든 트랜지스터보다 개선됐다. 또 원자층증착(ALD) 방식으로 합성한 이황화몰리브덴 박막에도 개발된 공정을 적용했을 때, 이 박막으로 만든 트랜지스터에서도 전류 성능이 개선됐다. 트랜지스터의 구조와 회로 제작법, 이황화몰리브덴의 합성법이 달라져도 개발된 공정을 적용할 수 있는 것이다. 김명수 교수는 “이황화몰리브덴으로 실제 고성능 소자로 만드는 데 걸림돌이었던 공정 오염 문제를 해결한 것"일며 "향후 고집적 로직·메모리 소자 개발에 기여할 수 있을 것”이라고 말했다. 연구는 국제학술지 '스몰(Small)'에 8월 11일자 온라인으로 게재됐다.
