• ZDNet USA
  • ZDNet China
  • ZDNet Japan
  • English
  • 지디넷 웨비나
뉴스
  • 최신뉴스
  • 방송/통신
  • 컴퓨팅
  • 홈&모바일
  • 인터넷
  • 반도체/디스플레이
  • 카테크
  • 헬스케어
  • 게임
  • 중기&스타트업
  • 유통
  • 금융
  • 과학
  • 디지털경제
  • 취업/HR/교육
  • 인터뷰
  • 인사•부음
  • 글로벌뉴스
인공지능
배터리
양자컴퓨팅
컨퍼런스
칼럼•연재
포토•영상

ZDNet 검색 페이지

'네패스'통합검색 결과 입니다. (6건)

  • 태그
    • 제목
    • 제목 + 내용
    • 작성자
    • 태그
  • 기간
    • 3개월
    • 1년
    • 1년 이전

네패스 "2.5D 첨단 패키징으로 AI 반도체 시장 공략"

지디넷코리아가 한국경제의 든든한 버팀목인 소·부·장(소재·부품·장비), 반도체·디스플레이, 배터리 등 핵심 기반 산업을 이끄는 [소부장반디배] 기업 탐방 시리즈를 새롭게 시작합니다. 유망 기업들의 정확하고 깊이 있는 정보를 전달해 드리겠습니다. [편집자주] “2.5D 패키징 기술로 AI 반도체 시장을 겨냥할 계획입니다. 내년 차세대 패키징 기술인 PoP(Package on Package) 본격 양산을 통해 AI 반도체 시장에서 경쟁력을 확보하게 될 것으로 기대됩니다.” 네패스 오창 사업장에서 만난 김종헌 네패스 반도체부문 최고기술책임자(CTO) 부사장은 패키징 기술 리더십에 대한 강한 자신감을 보였다. 올해 스마트폰 시장 회복과 AI 반도체 시장 성장에 힘입어 네패스는 기존 물량 회복과 신시장 확대에 대한 기대감이 커지고 있다. 1990년 설립된 네패스는 시스템반도체 패키징과 전자재료 사업에 주력하는 업체다. 국내 대다수 후공정(OSAT) 업체들이 메모리 패키징 사업에 집중하는 것과 달리 네패스는 비메모리 후공정에 주력하며 차별화를 이뤘다. 네패스는 2000년 WLP(웨이퍼 레벨 패키징) 양산 이후, 국내 최초로 FO-WLP(팬아웃-웨이퍼 레벨 패키징) 양산 기술을 먼저 확보하며 경쟁력을 입증했다. 현재 네패스 매출에서 글로벌 1위 스마트폰용 PMIC(전력관리반도체)가 큰 비중을 차지한다. 김 부사장은 “네패스는 규모로 경쟁하기 보다는 첨단 패키징에 특화하자는 전략을 세웠다”며 “예전에는 전공정(프론트엔드) 다음에 단순 어셈블리 패키지를 후공정(백엔드)라고 했지만, 네패스는 전공정 기술에 해당하는 범핑과 WLP, FOWLP 기술로 패키징을 하는 어드밴스드 패키징 파운드리 컴퍼니(Advanced packaging foundry company)를 지향하고 있다”고 설명했다. 김종헌 부사장은 27년간 경력을 쌓아온 반도체 패키징 전문가다. 그는 LG반도체, 현대전자(현, SK하이닉스)를 거쳐 네패스에서만 24년을 근무하며 첨단 패키징 기술 개발의 선도적인 역할을 해왔다. ■ RDL 인터포저 기반 AI 반도체용 2.5D 패키징 개발 추진 2.5D 패키징은 넓은 기판 모양의 인터포저 위에 반도체 다이(Die)를 수평 매칭하는 방식으로 여러 반도체를 하나의 패키지로 집적하는 기술이다. AI 반도체와 HBM을 하나의 패키지로 집적하는 데 주로 사용된다. 김종헌 부사장은 “네패스가 추진 중인 2.5D 패키지 기술은 두 가지 부분에서 성과가 나오고 있다”며, “현재 AI 반도체 국내외 고객들과 개발을 추진 중이며 대형 국책과제도 진행 중이다”고 전했다. 실제로 네패스는 지난 6월 미국 덴버에서 열린 '제74회 전자부품기술학회(ECTC)'에서 세계 최초로 개발한 8 레이어 RDL 인터포저 기술을 처음으로 공개됐다. 지금까지 업계에서 6레이어 RDL 기술은 사용돼 왔지만, 8레이어를 구현한 것은 네패스가 처음이다. 김 부사장은 “인터포저는 2.5D 패키징의 핵심 부품으로, 8레이더 RDL 구현은 고객에게 선택권을 더 다양하게 줄 수 있다는 점에서 의미가 있다”며 “실리콘 브릿지 기술을 적용하면 8레이어를 4대 1로 줄일 수 있어서 원가절감 측면에서 도움이 된다”고 설명했다. 네패스는 고가의 실리콘(Si) 인터포저 대신 팬아웃 공정을 활용한 재배선(RDL) 기술을 인터포저에 적용하면서 소형화와 가격 경쟁력을 확보할 것으로 기대한다. ■ 2.5D 기술과 첨단 PoP 플랫폼으로 신시장 공략 네패스가 새롭게 추진하는 또 다른 분야는 팬아웃 기술 기반의 PoP(Package on Package)이다. 김 부사장은 “네패스는 현재 개발 중인 2.5D 기술의 확장 플랫폼으로 첨단 PoP의 상용화를 추진 중이다.”고 말했다. 그 일환으로 네패스는 자율주행차용 라이다(LiDAR)와 헬스케어 시장도 공략한다. 김 부사장은 “현재 라이다 센서 제조업체와 PoP 품질 인증 중이고, 미국의 보청기, 엑스레이용 센서 업체와도 PoP 개발 공급을 긍정적으로 논의하고 있다”고 밝혔다. 또한 네패스는 스마트폰 애플리케이션 프로세서(AP) 시장에서 PoP 공급에 공격적으로 나설 예정이다. 연간 13~14억대의 출하량을 기록하는 스마트폰 시장은 규모가 큰 만큼 매출 측면에서 기대감도 크다. PoP 구조는 패키지 안에 여러 종류의 칩을 적층해서 모듈처럼 만들 수 있는 것이 장점이다. 이런 특징 때문에 아이폰의 AP에 적용됐다. TSMC는 PoP 구조를 FO-WLP(팬아웃- 웨이퍼레벨패키지)' 공법으로 개발해, 2015년 '인포(Integrated FO)-WLP'라는 자체 브랜드로 상용화했다. 애플이 TSMC에만 AP 제조를 전적으로 맡기는 이유 중 하나도 FO-WLP의 중요성 때문이다. 삼성전자도 갤럭시S24에 탑재된 '엑시노스 2400' AP에 FO-WLP를 도입하면서 패키징 방식에 변화를 줬다. FO-WLP은 플래그십용 AP에 적용된 데 이어 향후 미들레인지, 엔트리 AP로 확대될 것으로 예상되기에, 네패스에 새로운 기회가 될 것으로 보인다. ■ 기존 고객 물량 회복, 차세대 동력 확보…내년 실적 반등 원년 될 것 증권가에서는 네패스가 긴 터널을 지나 내년 실적 반등의 원년이 될 것이라고 전망한다. 실제로 네패스의 상반기 개별 영업실적은 전년 동기대비 흑자전환한 125억원을 기록하며 꾸준히 회복세를 보인다. 네패스는 앞서 언급한 고객사 외에도 미국 전력 반도체 전문 팹리스사로부터 AI 서버용 저전력 PMIC 패키징을 수주하면서 최근 양산을 시작했고, 내년에는 물량이 더 늘어날 것으로 전망한다. 네패스는 AI용 PMIC 양산 라인을 8인치는 올해 월 2만장까지, 12인치는 내년 1만 5천장까지 늘려나갈 계획이다. 김 부사장은 “올해 스마트폰 시장이 서서히 회복세를 보이고 있고, AI의 성장으로 반도체 시장이 좋아지고 있는 분위기”라며 “신규 고객사의 물량이 본격적으로 늘어나면 내년 실적에 긍정적인 영향을 미칠 것”이라고 말했다.

2024.08.23 10:10이나리

네패스, 세계 최초 8 레이어 RDL 인터포저 기술 공개

네패스는 지난달 28일부터 31일(현지 시각)까지 미국 콜로라도주 덴버에서 열린 제74회 전자부품기술학회(ECTC)에서 팬아웃 기반 RDL 인터포저 기술을 선보였다고 3일 밝혔다. 네패스는 행사 이튿날인 29일, 미래 패키지 재료 기술의 열기계적 응력 및 신뢰성 분석 세션 에서 '팬아웃 RDL 인터포저와 실리콘 브릿지 기술을 기반으로 한 싱글 및 멀티 NPU 칩렛 이종 접합 패키징'이라는 주제의 논문과 함께 첨단 패키징 기술 현황을 공유했다. 해당 기술은 인터포저 위에 여러 칩을 수직∙수평으로 연결하는 칩렛 패키징을 실리콘(Si) 인터포저 대신 팬아웃 공정 기반의 재배선(RDL) 인터포저로 구현한 것이 특징이다. 인공지능 반도체 수요 증가에 따라 칩렛 패키징 기술이 주요 화두인 가운데 우수한 전기적 특성 및 생산 효율성, 제조 비용 절감 등의 장점으로 현장 참가자들의 높은 관심을 받았다. 특히 이번 ECTC에서는 세계적으로 6 레이어 RDL 인터포저 기술이 일반적인 상황에서 기존보다 2 레이어를 더 쌓은 8 레이어 RDL 인터포저 기술을 개발 및 공유했다. 이는 과거 기판(Substrate)이 필요한 구조에서 기판이 필요 없는 구조가 됐다는 점에서 의미가 있다. 즉 기존의 경우 RDL 인터포저 제작 및 칩 접착과 몰딩 등의 공정 이후에 기판(Substrate) 위에 추가적으로 플립칩 공정을 진행해야 한다. 그러나 8 레이어 공정은 기판 위에 플립칩 공정이 필요 없어지면서 별도 기판없이 패키징이 가능해 전체 패키지 사이즈를 줄일 수 있다. 또한 공정이 간소화되면서 공정 효율성이 높아지고 복잡했던 기판과의 전기적 연결이 간결해지면서 우수한 전기적 특성 구현이 가능하게 되었다. 네패스 관계자는 “RDL 인터포저는 다양한 칩들을 연결하는데 적합한 솔루션으로 앞으로 시장 성장 잠재력이 매우 큰 추론용 인공지능의 엣지 컴퓨팅 분야 등에서 폭넓게 활용될 것으로 예상된다”며 “향후 네트워크 강화 및 고객사 기술 협력을 통해 상용화에 적극 나서 글로벌 반도체 패키지 경쟁력을 확보해 나갈 계획”이라고 밝혔다.

2024.06.03 15:31장경윤

네패스, AI 반도체용 패키징 기술 'PoP' 상용화 추진

네패스는 인공지능(AI) 및 첨단 반도체에 필요한 차세대 패키징 기술 PoP(Package on Package)를 국내외 칩 제조사들과의 협력으로 개발하고 있다고 20일 밝혔다. 최근 AI용 패키지 시장은 대만 기업들의 과점으로 공급이 여유롭지 않은 상황이다. 네패스는 2.5D 패키징의 기반 기술인 PoP 기술을 자사의 강점인 재배선(RDL) 기술을 활용해 상용화를 추진하고 있다. 2.5D 패키징은 넓은 기판 모양의 인터포저 위에 반도체 다이(Die)를 수평 매치하는 기술이다. AI 반도체와 HBM(고대역폭메모리)을 하나의 패키지로 집적하는데 주로 사용된다. 네패스가 개발 중인 2.5D 패키징은 고가의 실리콘(Si) 인터포저 대신, 팬아웃 공정을 활용한 재배선(RDL) 인터포저를 구현했다. 이를 통해 가격 경쟁력과 소형화에 강점을 가지고 있다. 특히 이번에 개발한 PoP 기술은 반도체 소자 내장 기술, 양면 재배선(RDL)기술, 수직신호연결 등의 요소 기술을 포함하고 있다. 스마트폰 및 자동차용 AP(애플리케이션프로세서), 웨어러블 센서, AI 반도체 등으로 사용처를 확장해 나갈 수 있는 첨단 패키징의 기본 플랫폼 기술이다. 김종헌 네패스 최고기술책임자(CTO)는 "자율주행 자동차 핵심기술인 라이다(LiDAR) 센서 제조업체인 일본의 글로벌 반도체 업체로부터 우수한 성능을 인증받아 제품 적용을 협의중에 있다"며 "미국 및 유럽 고객의 의료 장비 및 보청기용으로도 사업화를 활발하게 논의 중"이라고 말했다. 그는 이어 "이번에 개발한 PoP 기술을 기반으로 AI 반도체용 2.5D 패키징 기술에 집중해 내년 상반기에는 고객과 함께 개발을 완료하고, 같은해 하반기부터는 양산을 목표로 하고 있다고 밝혔다.

2024.05.20 09:00장경윤

네패스, 美 고객사 'AI반도체용 PMIC' 대량 수주

네패스는 미국 시에틀에 본사를 둔 전력 반도체 전문 팹리스사로부터 AI 서버용 저전력 PMIC(전력관리반도체)를 대량 수주해 공급을 확대한다고 밝혔다. 8인치는 현재 월 3천장에서 2분기부터 2만장 규모로 늘리고, 12인치는 금년까지 월 1만 장 규모의 생산능력을 확보 후 내년까지 월 1만 5000장으로 확대할 계획이다. 총 투자규모는 내년 말까지 약 600억~700억 원으로 추산된다. 특히 12인치 제품은 주로 미국 최대 AI반도체회사 서버 시스템에 공급 될 예정으로, 시스템 한 대당 최대 3천개의 PMIC가 들어가게 된다. 네패스는 "자사 반도체 사업부는 기존의 휴대폰용 PMIC 물량도 AI폰 성장에 힘입어 괄목할 만한 성장을 이어 가고 있고, 휴대폰 및 차량용 전장 제품에 OLED 채용이 늘어남에 따라 기존 사업도 견조한 성장세를 이어가고 있다"고 밝혔다. 현재 네패스는 반도체 사업부와 전자재료 사업부를 두고 있다. 반도체 사업부는 AI반도체 성장에 힘입어 올해 매출 3천500억 원에서 2026년에는 5천200억 원 이상의 매출을, 전자재료 사업부는 올해 매출 950억원에서 2026년 1천900억원 이상의 매출을 예상하고 있다.

2024.04.15 08:33장경윤

네패스, 자체 개발한 도금액 HBM 공정에 양산 적용

네패스는 2년 전부터 초도 생산을 시작한 도금액이 HBM(고대역폭메모리)용 TSV(실리콘관통전극) 공정에 적용된다고 3일 밝혔다. 이정영 네패스 전자재료 사업부장은 "네패스는 기존 전량 수입에 의존하고 있던 기능성 반도체 재료인 도금액을 자체 연구개발과 협업으로 국산화한 바 있다"며 "올해부터는 TSV 공정용으로 본격적인 양산에 돌입한다"고 설명했다. 네패스가 국산화한 도금액은 미세 공정용으로 DDR5 이후 제품과 HBM 등에 사용된다. 성능과 공정성, 제품의 균일성이 우수해 10나노미터(nm) 이하 미세공정에 특화된 제품으로 인정받고 있다. 올해 도금액 매출은 450억 원 규모로 예상되며, 매년 30~40% 이상의 높은 성장률을 기록할 것으로 회사는 기대하고 있다. 네패스 전자재료 사업부가 제시한 올해 매출 전망치는 950억 원이다. 오는 2026년에는 고성능 D램과 AI반도체의 성장세에 힘입어 1천900억 원의 매출을 올리는 것이 목표다. 한편 네패스는 도금액과 함께 핵심 기능성 재료 중 하나인 PSPI(Photosensitive Polyimide)의 1차 개발도 완료했다. 현재는 고객사 제품 특성에 맞게 조율하는 과정을 거치고 있다. 층간 절연물질인 PSPI 재료는 고온용(375 ℃)와 저온용(200도 ℃)이 사용된다. 네패스는 "특히 저온 제품은 특성이 좋아 대만 기업들에 샘플을 제공하기 시작했다"며 "곧 가시적인 효과가 나오기를 기대한다"고 밝혔다.

2024.04.04 07:20장경윤

네패스, 칩렛 기반 AI반도체 개발에 지멘스 솔루션 도입

지멘스EDA 사업부는 국내 OSAT(반도체외주패키징테스트) 기업인 네패스가 첨단 3D-IC 패키지 개발과 관련한 자사의 솔루션을 활용했다고 7일 밝혔다. 네패스는 과학기술정통부 국책과제인 '칩렛 이종 집적 초고성능 인공지능(AI) 반도체 개발'을 위해 AI반도체 설계기업 사피온 등과 컨소시엄을 구성해 개발을 추진하고 있다. 사피온이 AI용 신경망처리장치(NPU)를 개발하고 다수 소자를 네패스가 칩렛 패키지로 구현한다. 서웅 사피온코리아 부사장은 "네패스는 가장 포괄적인 반도체 패키징 설계 및 제조 서비스 포트폴리오를 제공해 고성능과 소형 폼팩터가 중요한 시장에서 혁신과 성공을 이룰 수 있도록 최선을 다하고 있다"며 "네패스가 첨단 패키징을 위한 지멘스의 EDA 기술 도입과 사용을 확대함으로써 성장에 필요한 혁신적인 기술을 확보할 수 있을 것"이라고 말했다. 네패스는 지멘스의 '캘리버' 3DSTACK 소프트웨어, 전기적인 룰 검증을 위한 PCB 설계 검증 솔루션 '하이퍼링스' 소프트웨어 등 지멘스EDA의 광범위한 첨단 기술을 활용해 패키징 혁신을 주도하고 있다. 이러한 지멘스의 기술을 활용해 네패스는 급증하는 글로벌 IC 고객을 위한 2.5D/3D 기반 칩렛 설계를 포함한 빠르고 안정적인 설계 서비스를 제공할 수 있게 됐다.

2024.03.07 15:21장경윤

  Prev 1 Next  

지금 뜨는 기사

이시각 헤드라인

2나노에 묶인 삼성 '엑시노스' 로드맵…최적화가 성패 가른다

서로 닮아가는 채용 플랫폼…데이팅·사주로 차별화 꾀하기도

작고 강하게…한국형 '로봇 손' 주도권 놓고 각축전

"따로 또 같이"...글로벌 서비스 ‘라인’은 현지화+기술통합 어떻게 하나

ZDNet Power Center

Connect with us

ZDNET Korea is operated by Money Today Group under license from Ziff Davis. Global family site >>    CNET.com | ZDNet.com
  • 회사소개
  • 광고문의
  • DB마케팅문의
  • 제휴문의
  • 개인정보취급방침
  • 이용약관
  • 청소년 보호정책
  • 회사명 : (주)메가뉴스
  • 제호 : 지디넷코리아
  • 등록번호 : 서울아00665
  • 등록연월일 : 2008년 9월 23일
  • 사업자 등록번호 : 220-8-44355
  • 주호 : 서울시 마포구 양화로111 지은빌딩 3층
  • 대표전화 : (02)330-0100
  • 발행인 : 김경묵
  • 편집인 : 김태진
  • 개인정보관리 책임자·청소년보호책입자 : 김익현
  • COPYRIGHT © ZDNETKOREA ALL RIGHTS RESERVED.